CN102087969A - 一种全硅化金属栅的制备方法 - Google Patents
一种全硅化金属栅的制备方法 Download PDFInfo
- Publication number
- CN102087969A CN102087969A CN2009102416862A CN200910241686A CN102087969A CN 102087969 A CN102087969 A CN 102087969A CN 2009102416862 A CN2009102416862 A CN 2009102416862A CN 200910241686 A CN200910241686 A CN 200910241686A CN 102087969 A CN102087969 A CN 102087969A
- Authority
- CN
- China
- Prior art keywords
- gate electrode
- annealing
- metal gate
- polysilicon
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 70
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 22
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 22
- 238000002347 injection Methods 0.000 claims abstract description 20
- 239000007924 injection Substances 0.000 claims abstract description 20
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 12
- 230000004913 activation Effects 0.000 claims abstract description 10
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000001259 photo etching Methods 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 239000007788 liquid Substances 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 20
- KFZMGEQAYNKOFK-UHFFFAOYSA-N isopropyl alcohol Natural products CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 15
- 239000000243 solution Substances 0.000 claims description 15
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 12
- 238000004626 scanning electron microscopy Methods 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- XTUSEBKMEQERQV-UHFFFAOYSA-N propan-2-ol;hydrate Chemical compound O.CC(C)O XTUSEBKMEQERQV-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28238—Making the insulator with sacrificial oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
Abstract
一种全硅化金属栅电极的制备方法，包括：局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入14N+；漂净注入前氧化膜，栅氧化，并沉积多晶硅；光刻、刻蚀形成多晶硅栅电极；注入杂质，并进行杂质激活；淀积金属镍Ni；第一次退火，使金属镍和一部分多晶硅反应；选择去除未反应的金属镍Ni；第二次退火，使栅电极全部转变为金属镍硅化物形成全硅化物金属栅电极。利用本发明，制备出了全硅化金属栅电极，克服了多晶硅栅电极存在的问题。
Description
技术领域
本发明涉及微电子超深亚微米技术互补金属氧化物半导体器件(CMOS)及超大规模集成技术领域，尤其涉及一种用于超深亚微米技术互补金属氧化物半导体器件以及电路的全硅化金属栅电极的制备方法。
背景技术
自从第一个晶体管发明以来，经过半个多世纪的飞速发展，晶体管的横向和纵向尺寸都迅速缩小。根据国际半导体技术发展蓝图(ITRS)的预测，到2018年晶体管的特征尺寸将达到7nm。尺寸的持续缩小使晶体管的性能(速度)不断提高，也使得我们能够在相同面积的芯片上集成更多的器件，集成电路的功能越来越强，同时降低了单位功能成本。
在集成电路的发展中，多晶硅作为栅电极已有四十多年的历史，但是当传统的多晶硅栅晶体管尺寸缩小到一定程度后，将出现多晶硅耗尽效应和PMOS管硼穿透效应以及过高的栅电阻，这将阻碍晶体管性能的提升，成为进一步提高互补金属氧化物半导体(CMOS)器件性能的瓶颈。
为了解决这些问题，研究人员进行了大量的研究工作以寻找合适的替代技术。而金属栅被认为是最有希望的替代技术。用金属作栅电极，可以从根本上消除多晶硅栅耗尽效应和P型场效应晶体管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻。
在各类金属栅制备方法中，全硅化金属栅技术是一种比较简单的金属栅制备方法，并与CMOS工艺具有很好的兼容性。早期的全硅化金属栅制备方法一般都采用一步退火工艺，即只采用一次退火实现整个栅电极的硅化，因此一步退火工艺制备方法十分简单。但是一步退火工艺方法存在生成的硅化物薄膜不均匀、存在线宽效应等缺点。
发明内容
本发明的目的在于提供一种全硅化金属栅的制备方法，以克服一步退火方法存在的缺点。
为实现上述目的，本发明提供的全硅化金属栅的制备方法，主要步骤如下：
1)局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入14N+；
2)漂净注入前氧化膜，栅氧化，并沉积多晶硅；
3)光刻、刻蚀形成多晶硅栅电极；
4)注入杂质，并进行杂质激活；
5)淀积金属镍Ni；
6)第一次退火，使金属镍和一部分多晶硅反应；
7)选择去除未反应的金属镍Ni；
8)第二次退火，使栅电极全部转变为金属镍硅化物形成全硅化物金属栅电极。
其中，步骤1中：局部氧化的温度为1000℃，隔离层厚度为3000-5000
，前氧化的厚度为100-200
；注入14N+的条件为：注入能量为10-30Kev，注入剂量为1×1014-6×1014cm-2。
其中，步骤2中：漂净注入前氧化膜是先采用体积比为H2O∶HF＝9∶1的溶液进行漂洗，然后采用3#腐蚀液清洗10分钟，1#腐蚀液清洗5分钟，氢氟酸/异丙醇的水溶液室温下浸渍5分钟；该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液；该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液；氢氟酸/异丙醇/水的体积比为0.2-0.7％∶0.01-0.04％∶1％；栅氧化并沉积多晶硅中，栅氧化的厚度为15-50沉积多晶硅采用化学气相淀积方法，沉积的多晶硅的厚度为1000-2000
其中，步骤3中是采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。
其中，步骤4中：对于P型场效应晶体管注入的杂质为P型杂质BF2；对于N型场效应晶体管注入的杂质为N型杂质As或P；对于P型杂质BF2，注入条件为：注入能量15-30Kev，注入剂量为1×1015-5×1015cm-2；对于N型杂质As，注入条件为：注入能量30-60Kev，注入剂量为1×1015-5×1015cm-2；对于N型杂质P，注入条件为：注入能量40-60Kev，注入剂量为1×1015-3×1015cm-2；杂质激活的条件为：温度950-1020℃，时间2-20秒。
其中，步骤5中淀积金属镍Ni的厚度为600至2000
其中，步骤6中的第一次退火，控制多晶硅栅顶部的多晶硅与金属镍反应生成镍硅化物，而在靠近栅介质界面附近保留有一部分多晶硅没有反应，退火条件为：温度340至390℃，时间30至90秒。
其中，步骤7中是采用3#腐蚀液进行腐蚀去除，该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液，腐蚀时间为20至30分钟；
其中，步骤8中的第二次退火，使剩余的靠近栅介质界面附近的多晶硅与金属镍反应生成镍硅化物，整个栅电极全部转变为镍硅化物，形成全硅化金属栅电极；退火条件为：温度450至600℃，时间30至90秒。
本发明具有以下有益效果：
1、本发明提供的这种制备金属栅电极的方法，采用金属硅化物作为金属互补氧化物半导体器件的栅电极。与其它金属栅电极制备方法相比工艺复杂度大大降低，比较简单，不存在污染问题和刻蚀困难；
2、本发明提供的这种制备金属栅电极的方法，克服了一步退火工艺存在的硅化物薄膜不均匀、存在线宽效应等缺点；
3、本发明提供的这种制备金属栅电极的方法，其制备方法简单，易于集成，与CMOS工艺具有很好的兼容性，具有很大的应用价值。
附图说明
下面结合附图和实施例对本发明进一步说明：
图1是本发明提供的采用两步退火工艺制备全硅化金属栅电极电容的方法流程图。
图2(a)-(f)是本发明提供的采用两步退火工艺制备全硅化金属栅电极电容的工艺流程图。
图中的符号：1-体硅衬底，2-栅氧化层，3-多晶硅栅电极，4-STI隔离，5-离子注入元素，6-淀积的金属镍Ni，7-反应生成的金属镍Ni硅化物。
图3a、图3b示出了第一次退火温度过低时栅电极的SEM图；其中图3a为第一次退火后栅电极的扫描电子显微图(SEM)，其中退火条件为280℃，60秒；图3b为第二次退火后栅电极SEM图，其中退火条件这530℃，30秒。
图4a、图4b示出了第一次退火温度过高时栅电极的SEM图；其中图4a为第一次退火后栅电极SEM图，其中退火条件为410℃，60秒；图4b为第二次退火后栅电极SEM图，其中退火条件为530度、30秒。
图5a、图5b示出了第一次退火温度合适时栅电极的SEM图；其中图5a为第一次退火后栅电极SEM图，其中退火条件为360℃，60S；图5b为第二次退火后栅电极SEM图，其中退火条件为530度、30秒。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提供了一种制备用于超深亚微米互补金属氧化物半导体器件和电路的全硅化金属栅电极的方法，采用淀积金属镍Ni并进行两次快速热退火RTA，使金属镍Ni和多晶硅完全反应形成全硅化物金属栅。
如图1所示，图1是本发明提供的采用两步退火工艺制备全硅化金属栅电极电容的方法流程图，该方法包括以下步骤：
步骤101：局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入14N+；在本步骤中，氧化温度为1000℃，隔离层厚度为3000-5000注入前氧化的步骤中，氧化厚度为100-200
注入14N+的步骤中，注入条件为：注入能量为10-30Kev，注入剂量为1×1014-6×1014cm-2。
步骤102：漂净注入前氧化膜，栅氧化，并沉积多晶硅；
在本步骤中，采用体积比为H2O∶HF＝9∶1的溶液进行漂洗，然后采用3#腐蚀液清洗10分钟，1#腐蚀液清洗5分钟，氢氟酸/异丙醇水溶液室温下浸渍5分钟；该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液；该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液；氢氟酸/异丙醇/水是体积比为0.2-0.7％∶0.01-0.04％∶1％。
栅氧化的厚度为15至50
沉积多晶硅采用化学气相淀积LPCVD方法，沉积的多晶硅的厚度为1000至2000
步骤103：光刻、刻蚀形成多晶硅栅电极；
在本步骤中，采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。
步骤104：注入杂质，并进行杂质激活；
在本步骤中，杂质激活的条件为：温度950-1020℃，时间2-20秒，P型场效应晶体管注入的杂质为P型杂质BF2，N型场效应晶体管N型杂质As或P；对于P型杂质BF2，注入条件为：注入能量15-30Kev，注入剂量为1×1015-5×1015cm-2；对于N型杂质As，注入条件为：注入能量30-60Kev，注入剂量为1×1015-5×1015cm-2；对于N型杂质P，注入条件为：注入能量40-60Kev，注入剂量为1×1015-3×1015cm-2；所述杂质激活的条件为：温度950-1020℃，时间2-20秒。
步骤105：淀积金属镍Ni；
在本步骤中，淀积金属镍Ni的厚度为600-2000
步骤106：第一次退火，使一部分多晶硅与金属镍反应；
本步骤中，退火条件为：温度340-390℃，时间30-90秒；
步骤107：选择去除未反应的金属镍Ni；
在本步骤中，采用3#腐蚀液进行腐蚀去除，该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液，腐蚀时间为20-30分钟。
步骤108：第二次退火，使栅电极全部转变为金属镍硅化物形成全硅化物金属栅电极；
本步骤中退火的条件为：温度450-600℃，时间30-90秒。
图2示出了本发明提供的采用两步退火工艺制备金属栅电极电容的工艺流程图；其中，(a)为淀积多晶硅并光刻、刻蚀后形成的结构示意图；(b)为离子注入并退火激活示意图；(c)为淀积金属镍Ni后示意图；(d)为第一次退火后栅电极示意图；(e)为选择去除未反应的金属镍Ni后示意图；(f)为第二次退火后栅电极示意图。以下结合具体实施例进一步详细说明本发明提供的技术方案：
步骤1：场氧化；1000℃，3000-5000
步骤2：注入前氧化；厚100-200
步骤3：注入14N+，能量为10-30Kev，剂量为1×1014-6×1014cm-2；
步骤4：漂净注入前氧化层；H2O∶HF＝9∶1溶液中漂净；
步骤5：清洗；3#液清洗10分钟，1#液清洗5分钟，HF/异丙醇(IPA)水溶液室温下浸渍5分钟；
步骤6：栅氧化；厚度15-50
步骤7：化学气相淀积LPCVD多晶硅；2000
步骤8：光刻多晶硅；9918胶，1.5微米；
步骤9：反应离子刻蚀多晶硅；场区刻干净多晶硅；
步骤10：栅注入；注入杂质As，注入能量10-50Kev，剂量1×1015-5×1015cm-2；
步骤11：杂质激活；950-1020℃，时间2-20秒；
步骤12：溅射金属镍Ni；厚度，1400
步骤13：第一次快速热退火RTA；温度360℃，时间60秒；
步骤14：选择腐蚀；3#液(H2SO4∶H2O2＝5∶1)，20-30分钟，将未反应的金属镍Ni去除；
步骤15：第二次快速热退火RTA；温度530℃，时间30秒。
本发明的关键技术是控制第一次退火条件。如果第一次退火温度过高或时间过长会导致栅电极在第一次退火时就被全部硅化；第一次退火温度过低会导致多晶硅没有充分的反应，使得第二次退火后也不能将栅电极完全硅化，造成多晶硅栅电极未完全硅化；合适的退火条件是，第一次退火后在栅介质附近只保留一部分多晶硅没有被硅化，第二次退火后将栅电极全部硅化。
图3示出了第一次退火温度过低时栅电极的SEM图。从图3(a)中可以看出第一次退火温度过低(退火条件：280℃，60秒)时，只有栅顶部一少部分多晶硅与金属镍反应生成镍硅化物，大部分多晶硅没有和Ni反应；从图3(b)可以看出，第二次退火后(退火条件：530℃，30秒)硅化物的厚度变厚了，但是仍然有大部分多晶硅没有反应生成硅化物，造成未完全硅化现象。
图4示出了第一次退火温度过高时栅电极的SEM图。从图4(a)中可以看出第一次退火温度过高(退火条件：410℃，60秒)时，第一次退火就使整个多晶硅栅电极全部转变为硅化物；从图4(b)可以看出，第二次退火后(退火条件：530℃，30秒)仅改善了硅化物的粗糙度，而且有可能导致过多的金属镍进入栅介质层，影响器件的特性。
图5示出了第一次退火温度合适时栅电极的SEM图。从图5(a)可以看出第一次退火后(退火条件：360℃，60秒)顶部的大部分多晶硅已经转变为硅化物，而靠近栅介质附近仍然保留有一部分多晶硅没有形成硅化物；从图5(b)可以看出，第二次退火后(退火条件：530℃，30秒)整个栅电极都已经转变为硅化物，形成全硅化金属栅电极。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种全硅化金属栅的制备方法，其主要步骤为：
1)局部氧化隔离或浅槽隔离，进行注入前氧化，然后注入14N+；
2)漂净注入前氧化膜，栅氧化，并沉积多晶硅；
3)光刻、刻蚀形成多晶硅栅电极；
4)注入杂质，并进行杂质激活；
5)淀积金属镍Ni；
6)进行第一次退火，控制在金属镍和部分多晶硅反应；
7)选择去除未反应的金属镍Ni；
8)进行第二次退火，使栅电极全部转变为金属镍硅化物形成全硅化物金属栅电极。
2.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤1中：
局部氧化的温度为1000℃，隔离层厚度为前氧化的厚度为
注入14N+的条件为：注入能量为10-30Kev，注入剂量为1×1014-6×1014cm-2。
3.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤2中：
漂净注入前氧化膜是先采用体积比为H2O∶HF＝9∶1的溶液进行漂洗，然后采用3#腐蚀液清洗10分钟，1#腐蚀液清洗5分钟，氢氟酸/异丙醇的水溶液室温下浸渍5分钟；该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液；该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液；氢氟酸/异丙醇/水的体积比为0.2％-0.7％∶0.01％-0.04％∶1％；
栅氧化并沉积多晶硅中，栅氧化的厚度为
沉积多晶硅采用化学气相淀积方法，沉积的多晶硅的厚度为
4.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤3中是采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。
5.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤4中：对于P型场效应晶体管注入的杂质为P型杂质BF2；对于N型场效应晶体管注入的杂质为N型杂质As或P；
对于P型杂质BF2，注入条件为：注入能量15-30Kev，注入剂量为1×1015-5×1015cm-2；
对于N型杂质As，注入条件为：注入能量30-60Kev，注入剂量为1×1015-5×1015cm-2；
对于N型杂质P，注入条件为：注入能量40-60Kev，注入剂量为1×1015-3×1015cm-2；
杂质激活的条件为：温度950-1020℃，时间2-20秒。
6.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤5中，淀积金属镍Ni的厚度为600至
7.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤6中的第一次退火，控制多晶硅栅顶部的多晶硅与金属镍反应生成镍硅化物，而在靠近栅介质界面附近保留有一部分多晶硅没有反应，退火条件为：温度340至390℃，时间30至90秒。
8.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤7中，是采用3#腐蚀液进行腐蚀去除，该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液，腐蚀时间为20至30分钟。
9.根据权利要求1所述全硅化金属栅电极的制备方法，其中，步骤8中的第二次退火，使剩余的靠近栅介质界面附近的多晶硅与金属镍反应生成镍硅化物，整个栅电极全部转变为镍硅化物，形成全硅化金属栅电极；退火条件为：温度450至600℃，时间30至90秒。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102416862A CN102087969A (zh) | 2009-12-02 | 2009-12-02 | 一种全硅化金属栅的制备方法 |
| PCT/CN2010/074603 WO2011066750A1 (zh) | 2009-12-02 | 2010-06-28 | 全硅化金属栅电极的制备方法 |
| US12/990,042 US20110237048A1 (en) | 2009-12-02 | 2010-06-28 | Method for manufacturing a full silicidation metal gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102416862A CN102087969A (zh) | 2009-12-02 | 2009-12-02 | 一种全硅化金属栅的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102087969A true CN102087969A (zh) | 2011-06-08 |
Family
ID=44099696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102416862A Pending CN102087969A (zh) | 2009-12-02 | 2009-12-02 | 一种全硅化金属栅的制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110237048A1 (zh) |
| CN (1) | CN102087969A (zh) |
| WO (1) | WO2011066750A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035497A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 镍硅化物形成方法及晶体管形成方法 |
| CN103515319A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 形成cmos全硅化物金属栅的方法 |
| CN103943482A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
| CN104409340A (zh) * | 2014-11-07 | 2015-03-11 | 上海华力微电子有限公司 | 自对准金属硅化物的形成方法 |
| CN102969234B (zh) * | 2012-11-01 | 2017-04-19 | 上海集成电路研发中心有限公司 | 一种金属栅电极的制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165433B (zh) * | 2013-04-01 | 2015-10-28 | 清华大学 | 一种半导体栅结构及其形成方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003017555A (ja) * | 2001-06-29 | 2003-01-17 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US7247569B2 (en) * | 2003-12-02 | 2007-07-24 | International Business Machines Corporation | Ultra-thin Si MOSFET device structure and method of manufacture |
| US7105889B2 (en) * | 2004-06-04 | 2006-09-12 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics |
| US8629021B2 (en) * | 2007-11-02 | 2014-01-14 | Texas Instruments Incorporated | Integration scheme for an NMOS metal gate |
| TW200910526A (en) * | 2007-07-03 | 2009-03-01 | Renesas Tech Corp | Method of manufacturing semiconductor device |
| CN101447421B (zh) * | 2007-11-28 | 2010-09-22 | 中国科学院微电子研究所 | 一种制备金属栅电极的方法 |
-
2009
- 2009-12-02 CN CN2009102416862A patent/CN102087969A/zh active Pending
-
2010
- 2010-06-28 WO PCT/CN2010/074603 patent/WO2011066750A1/zh active Application Filing
- 2010-06-28 US US12/990,042 patent/US20110237048A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035497A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 镍硅化物形成方法及晶体管形成方法 |
| CN103035497B (zh) * | 2011-09-29 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 镍硅化物形成方法及晶体管形成方法 |
| CN103515319A (zh) * | 2012-06-20 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 形成cmos全硅化物金属栅的方法 |
| CN103515319B (zh) * | 2012-06-20 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 形成cmos全硅化物金属栅的方法 |
| CN102969234B (zh) * | 2012-11-01 | 2017-04-19 | 上海集成电路研发中心有限公司 | 一种金属栅电极的制造方法 |
| CN103943482A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
| CN103943482B (zh) * | 2014-04-22 | 2017-08-08 | 上海华力微电子有限公司 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
| CN104409340A (zh) * | 2014-11-07 | 2015-03-11 | 上海华力微电子有限公司 | 自对准金属硅化物的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110237048A1 (en) | 2011-09-29 |
| WO2011066750A1 (zh) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102332395B (zh) | 一种选择性淀积栅氧和栅电极的方法 | |
| CN102087969A (zh) | 一种全硅化金属栅的制备方法 | |
| CN105810722B (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN100539187C (zh) | 金属氧化物半导体器件及其制造方法 | |
| CN107170828B (zh) | 一种铁电场效应晶体管及其制备方法 | |
| CN102693912A (zh) | 制作igbt器件的方法及其装置 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN101724847A (zh) | 金属残留物的清洗方法 | |
| CN101447454B (zh) | 一种调节全硅化金属栅的栅功函数的方法 | |
| CN103915334A (zh) | 高性能双层多晶硅双极型晶体管的制造方法 | |
| CN102487047A (zh) | 半导体结构的形成方法 | |
| CN101447421B (zh) | 一种制备金属栅电极的方法 | |
| US9484208B2 (en) | Preparation method of a germanium-based schottky junction | |
| CN102074468A (zh) | 一种实现源漏和栅分开硅化的方法 | |
| CN102381718B (zh) | 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法 | |
| CN101783298B (zh) | 抑制高k栅介质/金属栅结构界面层生长的方法 | |
| CN110600583A (zh) | 适用于太阳电池的低成本低接触电阻的金属化方法 | |
| CN101620998A (zh) | 形成半导体器件中的硅化物的方法 | |
| CN102479812A (zh) | 半导体器件及其制造方法 | |
| CN107578998A (zh) | Igbt芯片制造方法及igbt芯片 | |
| CN103579000B (zh) | 一种半导体器件的制造方法 | |
| CN113903813B (zh) | 肖特基二极管及其制备方法、电子设备 | |
| CN100533691C (zh) | 形成热稳定金属硅化物的方法 | |
| CN102064101B (zh) | 采用p型多晶硅电极来抑制栅电极注入的方法 | |
| CN102122639A (zh) | 非易失性存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110608 |