CN103943482B - 降低多晶硅栅极与活化区镍硅化物厚度比的方法 - Google Patents
降低多晶硅栅极与活化区镍硅化物厚度比的方法 Download PDFInfo
- Publication number
- CN103943482B CN103943482B CN201410162899.7A CN201410162899A CN103943482B CN 103943482 B CN103943482 B CN 103943482B CN 201410162899 A CN201410162899 A CN 201410162899A CN 103943482 B CN103943482 B CN 103943482B
- Authority
- CN
- China
- Prior art keywords
- region
- nickel
- activation
- polysilicon gate
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004913 activation Effects 0.000 title claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 54
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 title claims abstract description 38
- 229910021334 nickel silicide Inorganic materials 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 120
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 59
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 36
- 238000000137 annealing Methods 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 238000004140 cleaning Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 21
- 230000009467 reduction Effects 0.000 claims description 16
- 238000005240 physical vapour deposition Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 5
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 210000004483 pasc Anatomy 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，包括：在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；在打开活化区的硅化物阻挡层之后第一次沉积第一厚度的镍，进行第一次第一温度退火，形成镍的硅化物，然后湿法清洗去除硅片上未反应的镍；使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；第二次沉积第二厚度的镍，进行第二次第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种降低多晶硅栅极与活化区镍硅化物厚度比的方法。
背景技术
在半导体加工工业中，作为一种处理以形成半导体装置的半导体结构的预先界定的区域上集成低电阻材料的方法，形成自对准硅化物是众所周知的。具体地，自对准硅化物工艺，是一种使半导体结构的硅区域与金属反应以形成硅化物区域的方法。该自对准的硅化物可在半导体结构上选择形成，而不必图案化或蚀刻已沉积的硅化物，藉以形成一些低电阻的区域。
随着制程的微缩，至65nm及其以下，镍已经被普遍使用来与硅材料反应以便在半导体结构上形成自对准硅化物的金属。硅化镍在三种镍的硅化物中表现出最低的表面电阻，因此是我们所需要形成的相，但其对温度很敏感，因此在退火时需要非常小心。而且在加热的过程中，镍非常容易深入地扩散进入硅中，形成spking或者嵌边(piping)的缺陷，因此对于镍的厚度和退火的温度要求都很高，工艺窗口很窄。
形成硅化镍的传统工艺通常包括以下步骤：首先沉积氧化硅和/或氮化硅，通过光刻刻蚀将需要形成镍硅化物的区域暴露出来，对暴露的硅表面进行预清洗，除去自然氧化物；在清洗后的硅表面上沉积镍或者镍合金；在第一温度（约250-300℃）下进行低温快速热处理，使镍或者镍合金的至少一部分与硅反应，以形成高电阻一硅化二镍；移除未反应的镍或镍合金；在第二温度（约500℃）下进行热退火处理，使所述高电阻硅化镍转化为低电阻硅化镍。
而随着线宽的降低，通过物理气相沉积的镍在多晶硅栅极上的厚度与在活化区的厚度比越来越高，从而使得多晶硅栅极上形成的镍硅化物较厚，这导致硅片上Efuse结构中作为桥梁的镍硅化物难以通过电迁移被熔断，从而导致电路的失效。而如果降低沉积的镍的厚度，从而减少多晶硅栅极上的镍硅化物的厚度，这又会使得活化区的镍硅化物厚度不够，易发生镍的piping，从而发生器件的失效。如何在保持活化区的镍硅化物厚度的同时降低多晶硅栅极上的镍硅化物的厚度，也就是降低栅极与活化区镍硅化物厚度比成为业界的难题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够降低多晶硅栅极与活化区镍硅化物厚度比的方法。
为了实现上述技术目的，根据本发明，提供了一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，其包括依次执行：
第一步骤：在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；
第二步骤：在打开活化区的硅化物阻挡层之后第一次沉积第一厚度的镍，进行第一次第一温度退火，形成镍的硅化物，然后湿法清洗去除硅片上未反应的镍；
第三步骤：使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；
第四步骤：第二次沉积第二厚度的镍，进行第二次第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。
优选地，第一温度退火时退火的第一温度为220-330℃，退火时间为10-60s。
优选地，第二温度退火时退火的第二温度为380-550℃，退火时间为10-60s。
优选地，在第二步骤中，第一次沉积第一厚度的镍是通过物理气相沉积的方式完成的，第一厚度优选地为50-200A。
优选地，在第二步骤中，在沉积镍之后再镍上沉积Ti或者TiN层，而且优选地Ti或者TiN层的厚度为50-200A。
优选地，包含多晶硅栅极的光罩中除了包含多晶硅栅极区之外，还包括除活化区之外其它需要形成镍硅化物的区域。
优选地，湿法清洗去除硅片上未反应的镍采用的是SC2。
优选地，在第四步骤中，第二次沉积第二厚度的镍是通过物理气相沉积的方式完成的；第二厚度优选地为30-150A。
优选地，在第四步骤中，在沉积镍之后再镍上沉积Ti或者TiN层，而且Ti或者TiN层的厚度为50-200A。
优选地，活化区的硅化物阻挡层以及多晶硅栅极区域的硅化物阻挡层的硅化物阻挡层均由氧化硅层和/或氮化硅层形成，而且氧化硅层和/或氮化硅层的厚度均为50-500A之间。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的降低多晶硅栅极与活化区镍硅化物厚度比的方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
多晶硅栅极上的镍硅化物的厚度决定了其是否能够在特定的条件下熔断。而活化区的镍硅化物的厚度决定了piping等缺陷的数量，因此必须在多晶硅栅极和活化区的镍硅化物的厚度之间寻找一个平衡，因此必须降低多晶硅栅极和活化区的镍硅化物的厚度比。
由此，本发明涉及一种降低栅极与活化区镍硅化物厚度比的方法。本发明中，通过首先打开活化区的硅化物阻挡层（salicide block layer，SAB），在活化区先沉积一定厚度的镍，通过第一次第一温度退火形成一层镍硅化物，通过湿法去除未反应的镍，然后打开多晶硅栅极区，在多晶硅栅极区和活化区沉积第二层镍，通过第二次第一温度退火和第一次第二温度退火最终形成低阻的镍硅化物，实现了降低多晶硅栅极和活化区镍硅化物的厚度比，从而使得Efuse能够在特定的条件下生效，同时减少piping等缺陷的产生，从而提高产品良率。
下面将具体描述本发明的优选实施例。
图1示意性地示出了根据本发明优选实施例的降低多晶硅栅极与活化区镍硅化物厚度比的方法的流程图。
如图1所示，根据本发明第一实施例的降低多晶硅栅极与活化区镍硅化物厚度比的方法包括依次执行：
第一步骤S1：在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；
第二步骤S2：在打开活化区的硅化物阻挡层之后第一次沉积第一厚度的镍，进行第一次第一温度退火，形成镍的硅化物，然后湿法清洗去除硅片上未反应的镍；
在第二步骤S2中，优选地，第一次沉积第一厚度的镍是通过物理气相沉积的方式完成的，第一厚度优选地为50-200A；而且，优选地，可选择地为保护镍不被氧化，经常在沉积镍之后再镍上沉积Ti或者TiN层，而且优选地Ti或者TiN层的厚度为50-200A；优选地，湿法清洗去除硅片上未反应的镍采用的是SC2；
第三步骤S3：使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；
优选地，包含多晶硅栅极的光罩中除了包含多晶硅栅极区之外，还包括除活化区之外其它需要形成镍硅化物的区域；
第四步骤S4：第二次沉积第二厚度的镍，进行第二次第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物。类似地，湿法清洗去除硅片上未反应的镍采用的是SC2。
优选地，在第四步骤S4中，第二次沉积第二厚度的镍是通过物理气相沉积的方式完成的；第二厚度优选地为30-150A；为保护镍不被氧化，优选地在沉积镍之后再镍上沉积Ti或者TiN层，而且Ti或者TiN层的厚度优选地为50-200A。
优选地，活化区的硅化物阻挡层由氧化硅层和/或氮化硅层形成，而且氧化硅层和/或氮化硅层的厚度均为50-500A之间。类似地，多晶硅栅极区域的硅化物阻挡层的硅化物阻挡层由氧化硅层和/或氮化硅层形成，而且氧化硅层和/或氮化硅层的厚度均为50-500A之间。
优选地，第一温度退火时退火的第一温度为220-330℃，退火时间为10-60s。
优选地，第二温度退火时退火的第二温度为380-550℃，退火时间为10-60s。
可以看出，在本发明中，需要首先打开活化区的硅化物阻挡层并进行相应处理之后，再打开包含多晶硅栅极区域的硅化物阻挡层并进行相应处理之后，从而使得本发明至少具有如下优点：
1.降低了多晶硅栅极镍硅化物的厚度，从而使得Efuse能够在特定的条件下生效，避免器件失效；
2.提高了活化区镍硅化物的厚度，减少piping等缺陷的产生，从而提高产品良率。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于包括依次执行：
第一步骤：在形成多晶硅栅极和活化区的硅片上，首先使用活化区的光罩通过光刻刻蚀打开活化区的硅化物阻挡层；
第二步骤：在打开活化区的硅化物阻挡层之后第一次沉积第一厚度的镍，进行第一次第一温度退火，形成镍的硅化物，然后湿法清洗去除硅片上未反应的镍；
第三步骤：使用包含多晶硅栅极的光罩通过光刻刻蚀打开包含多晶硅栅极区域的硅化物阻挡层；
第四步骤：第二次沉积第二厚度的镍，进行第二次第一温度退火，通过湿法清洗去除硅片上未反应的镍，再进行第二温度退火，最终在多晶硅栅极和活化区形成低阻的镍硅化物；
其中，第一次沉积第一厚度的镍是通过物理气相沉积的方式完成的，第一厚度优选地为50-200 Å；
第二次沉积第二厚度的镍是通过物理气相沉积的方式完成的；第二厚度优选地为30-150 Å。
2.根据权利要求1所述的降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于，第一温度退火时退火的第一温度为220-330℃，退火时间为10-60s。
3.根据权利要求1或2所述的降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于，第二温度退火时退火的第二温度为380-550℃，退火时间为10-60s。
4.根据权利要求1或2所述的降低多晶硅栅极与活化区镍硅化物厚度比的 方法，其特征在于，在第二步骤中，在沉积镍之后再镍上沉积Ti或者TiN层，而且优选地Ti或者TiN层的厚度为50-200 Å。
5.根据权利要求1或2所述的降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于，包含多晶硅栅极的光罩中除了包含多晶硅栅极区之外，还包括除活化区之外其它需要形成镍硅化物的区域。
6.根据权利要求1或2所述的降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于，湿法清洗去除硅片上未反应的镍采用的是SC2。
7.根据权利要求1或2所述的降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于，在第四步骤中，在沉积镍之后再镍上沉积Ti或者TiN层，而且Ti或者TiN层的厚度为50-200 Å。
8.根据权利要求1或2所述的降低多晶硅栅极与活化区镍硅化物厚度比的方法，其特征在于，活化区的硅化物阻挡层以及多晶硅栅极区域的硅化物阻挡层的硅化物阻挡层均由氧化硅层和/或氮化硅层形成，而且氧化硅层和/或氮化硅层的厚度均为50-500 Å之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410162899.7A CN103943482B (zh) | 2014-04-22 | 2014-04-22 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410162899.7A CN103943482B (zh) | 2014-04-22 | 2014-04-22 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943482A CN103943482A (zh) | 2014-07-23 |
| CN103943482B true CN103943482B (zh) | 2017-08-08 |
Family
ID=51191093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410162899.7A Active CN103943482B (zh) | 2014-04-22 | 2014-04-22 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943482B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6022795A (en) * | 1998-05-07 | 2000-02-08 | United Microelectronics Corp. | Salicide formation process |
| CN1943027A (zh) * | 2004-02-25 | 2007-04-04 | 国际商业机器公司 | Cmos硅化物金属栅集成 |
| CN102074468A (zh) * | 2009-11-25 | 2011-05-25 | 中国科学院微电子研究所 | 一种实现源漏和栅分开硅化的方法 |
| CN102087969A (zh) * | 2009-12-02 | 2011-06-08 | 中国科学院微电子研究所 | 一种全硅化金属栅的制备方法 |
-
2014
- 2014-04-22 CN CN201410162899.7A patent/CN103943482B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6022795A (en) * | 1998-05-07 | 2000-02-08 | United Microelectronics Corp. | Salicide formation process |
| CN1943027A (zh) * | 2004-02-25 | 2007-04-04 | 国际商业机器公司 | Cmos硅化物金属栅集成 |
| CN102074468A (zh) * | 2009-11-25 | 2011-05-25 | 中国科学院微电子研究所 | 一种实现源漏和栅分开硅化的方法 |
| CN102087969A (zh) * | 2009-12-02 | 2011-06-08 | 中国科学院微电子研究所 | 一种全硅化金属栅的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103943482A (zh) | 2014-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399541C (zh) | 半导体器件的制造方法 | |
| CN104425367B (zh) | 硅化物形成中的双层金属沉积 | |
| JP6115684B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| JP2009135435A (ja) | 半導体材料及び金属材料を含む化合物のゲルマニウム酸化物層を介した基板内における選択的形成 | |
| CN103943482B (zh) | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 | |
| TW200834816A (en) | Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication therof and methods of fabricating the same | |
| JP2010186877A (ja) | 半導体装置およびその製造方法 | |
| CN103943483B (zh) | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 | |
| CN101140872A (zh) | 金属硅化物的形成方法 | |
| KR101697831B1 (ko) | 비아 내에 식각 저항 구조물을 갖는 반도체 구조물 및 그 제조 방법 | |
| CN110957261B (zh) | 一种半导体器件互连结构阻挡层的制备方法 | |
| CN110942984B (zh) | 一种硅化钴膜的制备方法 | |
| CN108538838B (zh) | 制作半导体元件的方法 | |
| CN110473775A (zh) | 改善薄膜剥离的方法 | |
| TWI393215B (zh) | 半導體裝置之製造方法 | |
| CN103972068A (zh) | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 | |
| CN107924868A (zh) | 加工互连结构使阻挡层侧壁凹进最小化的方法 | |
| CN105448690A (zh) | 一种利用石墨烯插入层外延生长金属/半导体材料的方法 | |
| CN104952799B (zh) | 一种镍硅化物的优化方法 | |
| TWI581318B (zh) | 閘極導電體及其製造方法 | |
| TW504793B (en) | Method for producing barrier layer with plasma treatment | |
| CN104952800B (zh) | 一种制作镍硅化物的方法 | |
| JP2006261705A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN104362087A (zh) | 自对准金属硅化物的形成方法 | |
| TW202243118A (zh) | 用於通孔填充之釕回流 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |