CN102074468A - 一种实现源漏和栅分开硅化的方法 - Google Patents
一种实现源漏和栅分开硅化的方法 Download PDFInfo
- Publication number
- CN102074468A CN102074468A CN2009102415380A CN200910241538A CN102074468A CN 102074468 A CN102074468 A CN 102074468A CN 2009102415380 A CN2009102415380 A CN 2009102415380A CN 200910241538 A CN200910241538 A CN 200910241538A CN 102074468 A CN102074468 A CN 102074468A
- Authority
- CN
- China
- Prior art keywords
- source
- photoresist
- silicon dioxide
- deposit
- leak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000000926 separation method Methods 0.000 title claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 108
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 53
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 53
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 51
- 238000000151 deposition Methods 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 20
- 230000008021 deposition Effects 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000004528 spin coating Methods 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 26
- 239000007788 liquid Substances 0.000 claims description 25
- 238000001020 plasma etching Methods 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 239000000243 solution Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 238000007865 diluting Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 13
- 238000002360 preparation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004626 scanning electron microscopy Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种实现源漏和栅分开硅化的方法，包括：局部氧化隔离或浅槽隔离，栅氧化，并沉积多晶硅；淀积二氧化硅硬掩膜；光刻、刻蚀形成多晶硅栅电极；淀积二氧化硅并刻蚀形成侧墙；源漏注入，形成源漏硅化物；淀积源漏保护介质层；旋涂光刻胶；回刻光刻胶至栅顶部介质层露头；刻蚀栅顶部介质层和硬掩膜；去除光刻胶；淀积金属镍Ni，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；选择去除未反应的金属镍Ni。利用本发明，易于集成，节约成本，实现了与CMOS工艺的良好兼容。
Description
技术领域
本发明涉及微电子超深亚微米互补金属氧化物半导体器件(CMOS)技术和极大规模集成技术领域，尤其涉及一种用于纳米尺度互补金属氧化物半导体器件以及电路的金属栅电极的制备方法，详细地是涉及一种实现源漏和栅分开硅化的方法。
背景技术
自从第一个晶体管发明以来，经过半个多世纪的飞速发展，晶体管的横向和纵向尺寸都迅速缩小。根据国际半导体技术发展蓝图(ITRS)的预测，到2018年晶体管的特征尺寸将达到7nm。尺寸的持续缩小使晶体管的性能(速度)和集成度不断提高，集成电路的功能越来越强，同时降低了单位功能成本。
在集成电路的发展中，多晶硅作为栅电极已有四十多年的历史，但是当传统的多晶硅栅晶体管尺寸缩小到一定程度后，将出现多晶硅耗尽效应和P型场效应晶体管硼穿透效应以及过高的栅电阻，这将阻碍晶体管性能的提升，成为进一步提高互补金属氧化物半导体(CMOS)器件性能的瓶颈。
为了解决这些问题，研究人员进行了大量的研究工作以寻找合适的替代技术。而金属栅被认为是最有希望的替代技术。用金属作栅电极，可以从根本上消除多晶硅栅耗尽效应和P型场效应晶体管的硼(B)穿透效应，同时获得非常低的栅极薄层电阻。而且金属栅则能很好的与高介电常数栅介质兼容，有效地克服费米钉扎效应。因此金属栅制备技术和方法成为非常重要的研究内容。
在各类金属栅制备方法中，全硅化金属栅技术是一种比较简单的制备方法，并与CMOS工艺具有很好的兼容性。由于全硅化金属栅要求栅全部硅化，与源漏硅化物工艺的要求相矛盾，因此需要将栅和源漏分开形成硅化物。国际上一般都采用化学机械抛光(CMP)技术来实现源漏和栅的分开硅化，然而CMP技术存在工艺复杂、成本高，以及CMP后栅电极的高度受图形的密度和尺寸的影响等问题。因此采用非CMP技术来实现源漏和栅的分开硅化成为研究热点。
发明内容
本发明的目的在于提供一种实现源漏和栅分开硅化的方法，以达到简单、方便的实现源漏和栅分开硅化的目的。
为实现上述目的，本发明提供的实现源漏和栅分开硅化的方法，主要步骤包括：
1)局部氧化隔离或浅槽隔离，栅氧化并沉积多晶硅；
2)淀积二氧化硅硬掩膜；
3)光刻、刻蚀形成多晶硅栅电极；
4)淀积二氧化硅并刻蚀形成侧墙；
5)源漏杂质注入并激活，
6)形成源漏硅化物；
7)淀积源漏保护介质层；
8)旋涂光刻胶，回刻光刻胶至栅顶部介质层露头，刻蚀栅顶部介质层和硬掩膜，去除光刻胶；
9)淀积金属镍Ni，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；
10)选择去除未反应的金属镍Ni；
上述步骤1局部氧化隔离或浅槽隔离的步骤中，氧化温度为1000℃，隔离层厚度为3000至
所述栅氧化并沉积多晶硅的步骤中，栅氧化的厚度为15至沉积多晶硅采用化学气相淀积LPCVD方法，沉积的多晶硅的厚度为800至
上述步骤2淀积二氧化硅硬掩膜步骤中，淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的二氧化硅厚度为700至
上述步骤3在光刻、刻蚀形成多晶硅栅电极的步骤中，包括：采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀二氧化硅和多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。
上述步骤4淀积二氧化硅并刻蚀形成侧墙的步骤中，淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的二氧化硅厚度为500至
然后采用反应离子刻蚀二氧化硅，将有源区上的二氧化硅刻干净，在栅电极两侧形成二氧化硅侧墙。
上述步骤5源漏杂质注入并激活步骤中，P型场效应晶体管注入的杂质为P型杂质BF2，N型场效应晶体管注入的杂质为N型杂质As；对于P型杂质BF2，注入条件为：注入能量15至30Kev，注入剂量为1×1015至5×1015cm-2；对于N型杂质As，注入条件为：注入能量30至60Kev，注入剂量为1×1015至5×1015cm-2；杂质激活的条件为：温度950至1020℃，时间2至20秒。
上述步骤6形成源漏硅化物步骤中，淀积金属镍Ni的厚度为50至
退火条件为：温度400至550℃，时间30至60秒。
上述步骤7淀积源漏保护介质层步骤中，淀积的源漏保护介质层为低温淀积二氧化硅，淀积低温淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的低温淀积二氧化硅厚度为500至
上述步骤8旋涂光刻胶步骤中，旋涂的光刻胶为稀释后的9912光刻胶，光刻胶厚度为
左右；回刻光刻胶至栅顶部介质层露头步骤中，采用反应离子刻蚀光刻胶至栅电极顶部的介质层充分露出，并保证在源漏区域上仍然留有足够的光刻胶保护源漏；所述刻蚀栅顶部介质层和硬掩膜步骤中，采用反应离子刻蚀介质层和硬掩膜至多晶硅栅电极顶部充分露出，并保证在源漏区域上仍然留有足够的光刻胶保护源漏；所述的去除光刻胶的步骤中，采用去胶3#腐蚀液清洗15分钟，清洗3#腐蚀液清洗10分钟，1#腐蚀液清洗5分钟；该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液；该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液；
上述步骤9淀积金属镍Ni并退火硅化的步骤中，淀积金属镍Ni的厚度为600至
退火条件为：温度500至580℃，时间30至60秒。
上述步骤10选择去除未反应的金属镍Ni的步骤中，采用3#腐蚀液进行腐蚀去除，该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液，腐蚀时间为20至30分钟。
本发明的有益效果：
1)本发明提供的这种实现源漏和栅分开硅化的方法，能够方便实现源漏和栅电极的分开硅化，增加了工艺的灵活性，克服了源漏和栅电极硅化的矛盾。
2)本发明提供的这种实现源漏和栅分开硅化的方法，能够克服CMP技术的缺点，降低制备的难度和成本。
3)本发明提供的这种实现源漏和栅分开硅化的方法，其制备方法简单，易于集成，与CMOS工艺具有很好的兼容性，具有很大的应用价值。
附图说明
图1是本发明提供的实现源漏和栅分开硅化的方法流程图；
图2(a)-图2(g)是本发明提供的制备金属栅电极的工艺流程图；
图3是利用本发明提供的方法所制备的旋涂光刻胶后的栅结构的扫描电子显微镜(SEM)图；
图4是利用本发明提供的方法制备的回刻光刻胶露出栅顶部介质层的SEM图；
图5是利用本发明提供的方法制备的去除栅顶部低温淀积二氧化硅和硬掩膜后的栅结构SEM图；
图中的符号：
1-体硅衬底，2-源漏，3-侧墙，4-硬掩膜，5-多晶硅栅电极，6-淀积的低温淀积二氧化硅，7-光刻胶，8-淀积的金属Ni，9-反应生成的Ni全硅化金属栅电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明采用淀积源漏保护层，旋涂光刻胶并回刻的方法实现源漏和栅电极的分开硅化。
如图1所示，图1是本发明提供的实现源漏和栅分开硅化的方法流程图，该方法包括以下步骤：
步骤101：局部氧化隔离或浅槽隔离，栅氧化并沉积多晶硅；在本步骤中，氧化温度为1000℃，隔离层厚度为3000至
栅氧化的厚度为15至沉积多晶硅采用化学气相淀积LPCVD方法，沉积的多晶硅的厚度为1000至
步骤102：淀积二氧化硅硬掩膜；淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的二氧化硅的厚度为1000至
步骤103：光刻、刻蚀形成多晶硅栅电极；
在本步骤中，采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀二氧化硅和多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。
步骤104：淀积二氧化硅并刻蚀形成侧墙；在本步骤中，淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的二氧化硅厚度为500至
然后采用反应离子刻蚀二氧化硅，将有源区上的二氧化硅刻干净，在栅电极两侧形成二氧化硅侧墙。
步骤105：源漏杂质注入并激活，源漏硅化物；所述源漏杂质注入并激活步骤中，注入的杂质为P型杂质BF2，或者N型杂质As；对于P型杂质BF2，注入条件为：注入能量5至30Kev，注入剂量为1×1015至5×1015cm-2；对于N型杂质As，注入条件为：注入能量30至60Kev，注入剂量为1×1015至5×1015cm-2；杂质激活的条件为：温度950至1020℃，时间2至20秒。所述的源漏硅化物步骤中，淀积金属镍Ni的厚度为50至
退火条件为：温度400至550℃，时间30至60秒。
步骤106：淀积源漏保护介质层；在本步骤中，淀积的源漏保护介质层为低温淀积二氧化硅，淀积低温淀积二氧化硅采用化学气相淀积LPCVD方法，淀积的低温淀积二氧化硅厚度为500至
步骤107：旋涂光刻胶，回刻光刻胶至栅顶部介质层露头，刻蚀栅顶部介质层和硬掩膜，去除光刻胶；本步骤中旋涂的光刻胶为稀释后的9912光刻胶，光刻胶厚度为
左右；回刻光刻胶至栅顶部介质层露头步骤中，采用反应离子刻蚀光刻胶至栅电极顶部的介质层充分露出，并保证在源漏区域上仍然留有足够的光刻胶保护源漏；刻蚀栅顶部介质层和硬掩膜步骤中，采用反应离子刻蚀介质层和硬掩膜至多晶硅栅电极顶部充分露出，并保证在源漏区域上仍然留有足够的光刻胶保护源漏；去除光刻胶的步骤中，采用去胶3#腐蚀液清洗15分钟，清洗3#腐蚀液清洗10分钟，1#腐蚀液清洗5分钟；该3#腐蚀液是体积比为5∶1的H2SO4与H2O2溶液；该1#腐蚀液是体积比为0.8∶1∶5的NH4OH+H2O2+H2O溶液；
步骤108：淀积金属镍Ni，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；
在本步骤中，淀积金属镍Ni的厚度为600至
退火条件为：温度500至580℃，时间30至60秒。
步骤109：选择去除未反应的金属镍Ni；
在本步骤中，采用3#腐蚀液进行腐蚀去除，该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液，腐蚀时间为20至30分钟。
图2(a)-(g)给出了本发明提供的实现源漏和栅分开硅化的工艺流程图；其中，(a)为源漏硅化物完成并淀积低温淀积二氧化硅后的结构示意图；(b)为旋涂光刻胶示意图；(c)为回刻光刻胶至栅顶部介质层露出后示意图；(d)为刻蚀栅顶部介质层和硬掩膜后示意图；(e)为去除光刻胶后示意图；(f)为淀积金属Ni后示意图；(g)为退火反应生成全硅化金属栅并去除未反应的金属Ni后示意图。以下结合具体实施例进一步详细说明本发明提供的技术方案：
步骤1：场氧化；1000℃，
步骤2：栅氧化；厚度
步骤3：化学气相淀积LPCVD多晶硅；
步骤4：化学气相淀积LPCVD二氧化硅；
步骤5：去背面二氧化硅和多晶硅，并漂净背面氧化层；
步骤6：光刻多晶硅；9918胶，1.5微米；
步骤7：反应离子刻蚀二氧化硅和多晶硅；场区刻干净多晶硅；
步骤8：化学气相淀积LPCVD二氧化硅；
步骤9：反应离子刻蚀二氧化硅在栅电极两侧形成侧墙；
步骤10：源漏杂质注入；注入杂质As，注入能量30Kev，注入剂量为3×1015cm-2；
步骤11：源漏硅化物；淀积金属镍Ni的厚度为
退火温度480℃，时间40秒；
步骤12：化学气相淀积LPCVD低温淀积二氧化硅；
步骤13：旋涂光刻胶；
步骤14：反应离子刻蚀光刻胶；刻至栅顶部介质层露头，同时源漏仍有光刻胶保护源漏；
步骤15：反应离子刻蚀栅顶部介质层和硬掩膜；刻至多晶硅栅电极顶部充分露出，同时源漏区域上仍然留有足够的光刻胶保护源漏；
步骤16：去除光刻胶；去胶3#液(H2SO4∶H2O2＝5∶1)，15分钟；清洗3#液(H2SO4∶H2O2＝5∶1)，10分钟；1#液(NH4OH+H2O2+H2O＝0.8∶1∶5)，5分钟；
步骤17：溅射金属镍Ni；厚度
步骤18：快速热退火RTA；温度540℃，时间40秒；
步骤19：选择腐蚀；3#液(H2SO4∶H2O2＝5∶1)，25分钟，将未反应的金属镍Ni去除。
图3是利用本发明提供的方法所制备的旋涂光刻胶后的栅结构的SEM图；从图中可以明显的看出栅结构顶部的光刻胶厚度要小于源漏上的光刻胶厚度，这为下一步回刻光刻胶创造了条件；
图4是利用本发明提供的方法制备的回刻光刻胶露出栅顶部介质层的SEM图；从图中可以看出栅顶部的光刻胶已经刻干净，而且栅顶部的介质层在回刻光刻胶工艺过程中没有受到刻蚀工艺损害；源漏区域仍保留有光刻胶以便在后续的刻蚀工艺过程中有效的保护源漏；
图5是利用本发明提供的方法制备的去除栅顶部低温淀积二氧化硅和硬掩膜后的栅结构SEM图；从图中可以看出栅顶部的介质层已经去除干净，露出了下面的多晶硅电极。而且该程序对源漏的光刻胶造成了一定的破坏，光刻胶发生变形，但是这并没有影响到源漏区上的介质层，光刻胶很好的保护了源漏上的LPCVD低温淀积二氧化硅介质层。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种实现源漏和栅分开硅化的方法，主要步骤包括：
1)局部氧化隔离或浅槽隔离，栅氧化并沉积多晶硅；
2)淀积二氧化硅硬掩膜；
3)光刻、刻蚀形成多晶硅栅电极；
4)淀积二氧化硅并刻蚀形成侧墙；
5)源漏杂质注入并激活，
6)形成源漏硅化物；
7)淀积源漏保护介质层；
8)旋涂光刻胶，回刻光刻胶至栅顶部介质层露头，刻蚀栅顶部介质层和硬掩膜，去除光刻胶；
9)淀积金属镍Ni，退火硅化，使金属镍和多晶硅完全反应形成全硅化物金属栅；
10)选择去除未反应的金属镍Ni。
2.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤1局部氧化隔离或浅槽隔离中，氧化温度为1000℃，隔离层厚度为3000至
所述栅氧化并沉积多晶硅中，栅氧化的厚度为15至
沉积多晶硅采用化学气相淀积法，沉积的多晶硅的厚度为800至
3.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤2淀积二氧化硅硬掩膜中，淀积二氧化硅采用化学气相淀积方法，淀积的TEOS厚度为700至
4.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤3中的光刻、刻蚀形成多晶硅栅电极包括：
采用厚度为1.5微米的9918胶作为掩模进行光刻，采用反应离子刻蚀二氧化硅和多晶硅，将场区内多晶硅刻蚀干净，形成多晶硅栅电极。
5.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤4淀积二氧化硅并刻蚀形成侧墙中，淀积二氧化硅是采用化学气相淀积方法，淀积的二氧化硅厚度为500至
然后采用反应离子刻蚀二氧化硅，将有源区上的二氧化硅刻干净，在栅电极两侧形成二氧化硅侧墙。
6.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤5源漏杂质注入并激活中，注入的杂质对P型场效应晶体管为P型杂质BF2，对N型场效应晶体管为N型杂质As；
对于P型杂质BF2，注入条件为：注入能量15至30Kev，注入剂量为1×1015至5×1015cm-2；
对于N型杂质As，注入条件为：注入能量30至60Kev，注入剂量为1×1015至5×1015cm-2；
杂质激活的条件为：温度950至1020℃，时间2至20秒。
7.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤6形成源漏硅化物中，淀积金属镍Ni的厚度为50至
退火条件为：温度400至550℃，时间30至60秒。
8.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤7淀积源漏保护介质层中，淀积的源漏保护介质层为低温淀积二氧化硅，淀积低温淀积二氧化硅采用化学气相淀积方法，淀积的低温淀积二氧化硅厚度为500至
9.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤8旋涂光刻胶中，旋涂的光刻胶为稀释后的9912光刻胶，光刻胶厚度为5000-
左右；
回刻光刻胶至栅顶部介质层露头步骤中，采用反应离子刻蚀光刻胶至栅电极顶部的介质层充分露出，并保证在源漏区域上仍然留有足够的光刻胶保护源漏；
刻蚀栅顶部介质层和硬掩膜步骤中，采用反应离子刻蚀介质层和硬掩膜至多晶硅栅电极顶部充分露出，并保证在源漏区域上仍然留有足够的光刻胶保护源漏；
去除光刻胶的步骤中，采用去胶3#腐蚀液清洗15分钟，清洗3#腐蚀液清洗10分钟，1#腐蚀液清洗5分钟；该3#腐蚀液是体积比为3-5∶1的H2SO4与H2O2溶液；该1#腐蚀液是体积比为0.7-1∶1∶5的NH4OH+H2O2+H2O溶液；
10.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤9淀积金属镍Ni并退火硅化中，淀积金属镍Ni的厚度为600至
退火条件为：温度500至580℃，时间30至60秒。
11.根据权利要求1所述的实现源漏和栅分开硅化的方法，其中，步骤10选择去除未反应的金属镍Ni中，采用3#腐蚀液进行Ni的选择腐蚀去除，该3#腐蚀液为体积比5∶1的H2SO4与H2O2溶液，腐蚀时间为20至30分钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102415380A CN102074468A (zh) | 2009-11-25 | 2009-11-25 | 一种实现源漏和栅分开硅化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102415380A CN102074468A (zh) | 2009-11-25 | 2009-11-25 | 一种实现源漏和栅分开硅化的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102074468A true CN102074468A (zh) | 2011-05-25 |
Family
ID=44032964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102415380A Pending CN102074468A (zh) | 2009-11-25 | 2009-11-25 | 一种实现源漏和栅分开硅化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102074468A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943482A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
| CN104078426A (zh) * | 2013-03-27 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104716096A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2009
- 2009-11-25 CN CN2009102415380A patent/CN102074468A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078426A (zh) * | 2013-03-27 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104716096A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104716096B (zh) * | 2013-12-12 | 2018-03-20 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103943482A (zh) * | 2014-04-22 | 2014-07-23 | 上海华力微电子有限公司 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
| CN103943482B (zh) * | 2014-04-22 | 2017-08-08 | 上海华力微电子有限公司 | 降低多晶硅栅极与活化区镍硅化物厚度比的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1142591C (zh) | 半导体器件、存储单元以及它们的制作工艺 | |
| CN102087969A (zh) | 一种全硅化金属栅的制备方法 | |
| CN103794483B (zh) | 具有金属栅极的半导体器件的制作方法 | |
| CN102487047A (zh) | 半导体结构的形成方法 | |
| CN102074468A (zh) | 一种实现源漏和栅分开硅化的方法 | |
| CN101599459A (zh) | 半导体器件的制造方法 | |
| CN110310926A (zh) | 解决sram单元器件金属硅化物缺陷形成的方法 | |
| CN101447421B (zh) | 一种制备金属栅电极的方法 | |
| CN102856179B (zh) | 半导体器件的形成方法 | |
| CN102381718B (zh) | 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法 | |
| CN101517730B (zh) | 在晶片上的硅化物形成 | |
| CN103199013B (zh) | 提高pmos栅氧负偏压温度不稳定性的方法 | |
| CN102427027A (zh) | 一种改善半导体自动对准镍硅化物热稳定性的工艺方法 | |
| CN101620998A (zh) | 形成半导体器件中的硅化物的方法 | |
| CN101136336A (zh) | 改善硅化镍层性能方法及形成pmos晶体管方法 | |
| CN102097376A (zh) | 半导体器件的制作方法 | |
| CN102969234B (zh) | 一种金属栅电极的制造方法 | |
| CN203386754U (zh) | 阵列基板和显示装置 | |
| CN103579000B (zh) | 一种半导体器件的制造方法 | |
| CN102088032A (zh) | 小线宽沟槽式功率mos晶体管及制造方法 | |
| CN103165672B (zh) | Mos器件及制造方法 | |
| CN103151312B (zh) | 一种在cmos源漏注入前进行多晶硅掺杂的方法 | |
| CN102479812A (zh) | 半导体器件及其制造方法 | |
| CN101465326B (zh) | 掩膜只读存储器的制造方法 | |
| CN103915326A (zh) | 自对准金属硅化物的形成方法和半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110525 |