CN102097376A

CN102097376A - 半导体器件的制作方法

Info

Publication number: CN102097376A
Application number: CN2009102010543A
Authority: CN
Inventors: 唐兆云; 宁先捷
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-12-10
Filing date: 2009-12-10
Publication date: 2011-06-15
Anticipated expiration: 2029-12-10
Also published as: CN102097376B

Abstract

本发明公开了一种半导体器件的制作方法，该方法包括：对NMOS管的多晶硅栅极注入N型离子或锗Ge离子；同时对NMOS管和PMOS管的多晶硅栅极进行刻蚀；沉积第一功函数金属，并依次去除PMOS管中的第一功函数金属和剩余的多晶硅栅极，保留NMOS管中的第一功函数金属；在PMOS管中沉积第二功函数金属；在介质层之上沉积栅电极金属，并采用CMP将栅电极金属研磨至介质层的表面。采用该方法能够提高半导体器件的性能。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体技术，特别涉及一种半导体器件的制作方法。

背景技术

为了控制短沟道效应，更小的尺寸器件进一步要求提高栅极电容。这能够通过不断减小栅氧化层的厚度而实现，但随之而来的是栅极漏电流的提升。尤其当二氧化硅作为栅氧化层，厚度低于1纳米时，漏电流就变得无法忍受了。解决上述问题的有效方法就是使用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅极漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，采用金属栅极取代多晶硅栅极，也就是说，将高介电常数绝缘材料与金属栅极搭配，栅极漏电流将会减少几个数量级，而且用金属栅极取代多晶硅栅极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。

下面对基于高介电常数绝缘材料的栅氧化层与金属栅极的半导体器件的制作方法进行详细介绍。

半导体器件制作是指在衬底上执行一系列复杂的化学或物理操作，以形成半导体器件的过程。图1～图12为现有技术中半导体器件的制作方法的过程剖面示意图，该方法主要包括：

步骤101，参见图1，提供一衬底，在衬底上形成N阱、P阱以及浅沟槽隔离区(STI)。

采用双阱工艺来定义N型金属氧化物半导体(NMOS)管和P型金属氧化物半导体(PMOS)管的有源区，从而得到N阱和P阱。

然后，通过光刻和刻蚀等工艺，在衬底内形成用于隔离有源区的STI。

步骤102，参见图2，在衬底表面生长栅氧化层，并淀积多晶硅，利用光刻、刻蚀和离子注入等工艺在P阱上方形成NMOS管的多晶硅栅极结构，在N阱上方形成PMOS管的多晶硅栅极结构。

本步骤中，首先进行栅氧化层的生长，栅氧化层为高介电常数绝缘材料；然后，通过化学气相淀积(CVD)工艺，在晶圆表面淀积一层多晶硅，厚度约为500～2000埃；之后，通过光刻、刻蚀和离子注入等工艺，制作出NMOS管和PMOS管的多晶硅栅极结构。

本发明所述多晶硅栅极结构包括由多晶硅构成的多晶硅栅极和位于多晶硅栅极下方的栅氧化层。

进一步地，在栅氧化层之上还可以形成一层氮化钛(TiN)(图未示出)，作为栅氧化层的保护膜。

至此，完成了NMOS管和PMOS管的多晶硅栅极结构的制作。

步骤103，参见图3，在NMOS管的多晶硅栅极结构两侧的衬底上进行轻掺杂漏(LDD)注入，在PMOS管多晶硅栅极结构两侧的衬底上进行LDD注入。

在半导体器件微型化、高密度化、高速化和系统集成化等需求的推动下，栅极结构的宽度不断减小，其下方的沟道长度也不断减小，然而漏端的电压并没有显著减小，这就造成了在漏端的电场的增加，使得附近的电荷具有较大的能量，这些热载流子有可能穿越栅氧化层，引起了漏电流的增加，因此，需要采用一些手段来降低漏电流出现的可能性，如LDD注入。

在LDD注入之前，需要首先利用光刻定义出需要进行LDD注入的区域；然后，利用掺杂材料进行LDD注入，从而使衬底的上表面成为非晶态，大质量材料和表面非晶态有助于维持浅结，浅结有助于减少漏电流。

步骤104，参见图4，在衬底表面依次淀积二氧化硅(SiO₂)和氮化硅(Si₃N₄)，并采用干法刻蚀工艺对二氧化硅和氮化硅进行刻蚀，形成NMOS管和PMOS管的多晶硅栅极结构的侧壁层。

其中，侧壁层包括第一侧壁层和第二侧壁层，第一侧壁层为刻蚀后为二氧化硅，第二侧壁层为刻蚀后的氮化硅。

侧壁层可用于防止后续进行源漏注入时过于接近沟道以致发生源漏穿通，即注入的杂质发生扩散从而产生漏电流。

至此，完成了侧壁层的制作。

步骤105，参见图5，在NMOS管多晶硅栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成NMOS管的漏极和源极。

首先利用光刻定义出要进行离子注入的NMOS源漏区域；然后，按照定义出的区域进行N型离子的注入，步骤104中形成的侧壁层能够用于保护沟道。

N型离子注入后形成的结深比步骤103中进行LDD注入后形成的结深略大。

步骤106，参见图6，在PMOS管多晶硅栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成PMOS管的漏极和源极。

同样，先利用光刻定义出要进行离子注入的PMOS管源漏区域；然后，按照定义出的区域进行P型离子的注入，步骤104中形成的侧壁层能够用于保护沟道。

P型离子注入后形成的结深比步骤103中进行LDD注入后形成的结深略大。

至此，完成了NMOS管和PMOS管的漏极、源极的制作。

步骤107，参见图7，在衬底表面沉积介质层，并采用化学机械研磨工艺(CMP)将介质层研磨至多晶硅栅极的表面。

在实际应用中，当沉积介质层之前，还可进一步沉积一层铂化镍(NiPt)，由于衬底的主要材料为硅，镍离子与硅发生化学反应，可生成硅镍化合物，从而降低衬底表面的电阻。

步骤108，参见图8，将NMOS管和PMOS管的多晶硅栅极去除。

采用氢氧化四甲基铵(TMAH)对多晶硅栅极进行刻蚀，从而将NMOS管和PMOS管的多晶硅栅极去除。

步骤109，参见图9，沉积第一功函数金属(work function metal)，并采用CMP将第一功函数金属研磨至介质层的表面。

其中，随着第一功函数金属的沉积，第一功函数金属被填充至NMOS管和PMOS管中去除多晶硅栅后暴露的沟槽中，第一功函数金属为氮化钛，用于在后续步骤形成NMOS管的金属栅极。

步骤110，参见图10，在NMOS管上方施加第一掩膜(图未示出)，对PMOS管中所填充的第一功函数金属进行刻蚀。

其中，由于NMOS上方施加有第一掩膜，采用标准清洗溶液(SC1)可将PMOS管中所填充的第一功函数金属去除，而保留NMOS管中的第一功函数金属，需要说明的是，SC1为标准清洗溶液，其为氨水(NH₄OH)、双氧水(H₂O₂)和水(H₂O)的混合物。

步骤111，参见图11，沉积第二功函数金属，并采用CMP将第二功函数金属研磨至介质层的表面。

第二功函数金属为钽铝化合物，用于在后续步骤形成PMOS管的金属栅极。

步骤112，参见图12，沉积栅电极(gate electrode)金属，并采用CMP将栅电极金属研磨至介质层的表面。

其中，栅电极金属为金属铝(Al)，金属铝和第一功函数金属共同构成NMOS管的金属栅极，金属铝和第二功函数金属共同构成PMOS管的金属栅极。

需要说明的是，在步骤109中，也可沉积第二功函数金属，用于在后续步骤中形成PMOS管的金属栅极，然后在步骤110中，在PMOS管上方施加掩膜，采用SC1对NMOS管中所填充的第二功函数金属进行刻蚀，然后在步骤111中，沉积第一功函数金属，用于在后续步骤中形成NMOS管的金属栅极。

至此，完成了NMOS管和PMOS管的金属栅极的制作。

然而，在上述步骤110中，当对PMOS管中所填充的第一功函数金属进行刻蚀时，或对NMOS管中所填充的第二功函数金属进行刻蚀时，刻蚀物质，例如SC1，有可能对第一功函数金属或第二功函数金属下方的栅氧化层造成损伤，从而降低了半导体器件的性能。

发明内容

有鉴于此，本发明提供一种半导体器件的制作方法，能够提高半导体器件的性能。

为解决上述技术问题，本发明的技术方案是这样实现的：

一种半导体器件的制作方法，该方法包括：在衬底内形成用于隔离有源区的浅沟槽隔离区STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的多晶硅栅极后，在NMOS管和PMOS管的多晶硅栅极两侧的衬底上进行轻掺杂漏LDD注入；形成NMOS管和PMOS管的多晶硅栅极的侧壁层；分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极和源极；在衬底表面沉积介质层，并采用化学机械研磨工艺CMP将介质层研磨至多晶硅栅极的表面，该方法还包括：

对NMOS管的多晶硅栅极注入N型离子或锗Ge离子；

同时对NMOS管和PMOS管的多晶硅栅极进行刻蚀；

沉积第一功函数金属，并依次去除PMOS管中的第一功函数金属和剩余的多晶硅栅极，保留NMOS管中的第一功函数金属；

在PMOS管中沉积第二功函数金属；

在介质层之上沉积栅电极金属，并采用CMP将栅电极金属研磨至介质层的表面。

当对NMOS管的多晶硅栅极注入N型离子时，N型离子注入的剂量为1×10¹⁵个原子/cm²至5×10¹⁵个原子/cm²，N型离子注入的能量为20千电子伏特至150千电子伏特；。

当对NMOS管的多晶硅栅极注入Ge离子时，Ge离子注入的剂量为1×10¹⁴个原子/cm²至5×10¹⁵个原子/cm²，Ge离子注入的能量为10千电子伏特至50千电子伏特。

所述N型离子为磷离子或砷离子。

所述栅氧化层为高介电常数绝缘材料；所述栅电极金属为金属铝。

采用本发明的技术方案，当对多晶硅栅极进行刻蚀前，对NMOS管的多晶硅栅极注入N型离子或锗(Ge)离子，提高了NMOS管的多晶硅栅极的刻蚀速率，当NMOS管的多晶硅栅极被刻蚀完毕后，PMOS管中的多晶硅栅极还有部分保留，因此，在后续步骤中，PMOS管中的第一功函数金属沉积于所保留的多晶硅栅极之上，当对PMOS管中的第一功函数金属蚀刻时，避免对PMOS管的栅氧化层造成损伤，从而能够提高半导体器件的性能。

附图说明

图1～图12为现有技术中半导体器件的制作方法的过程剖面示意图。

图13为本发明所提供的一种半导体器件的制作方法的流程图。

图14～图26为本发明中半导体器件的制作方法的实施例的过程剖面示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。

图13为本发明所提供的一种半导体器件的制作方法的流程图。如图13所示，该方法包括以下步骤：

步骤201，在衬底内形成用于隔离有源区的STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的多晶硅栅极后，在NMOS管和PMOS管的多晶硅栅极两侧的衬底上进行轻掺杂漏LDD注入。

步骤202，形成NMOS管和PMOS管的多晶硅栅极的侧壁层。

步骤203，分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极和源极。

步骤204，在衬底表面沉积介质层，并采用CMP将介质层研磨至多晶硅栅极的表面。

以上步骤与现有技术相同。

步骤205，对NMOS管的多晶硅栅极注入N型离子或锗(Ge)离子。

步骤206，同时对NMOS管和PMOS管的多晶硅栅极进行刻蚀。

步骤207，沉积第一功函数金属，并依次去除PMOS管中的第一功函数金属和剩余的多晶硅栅极，保留NMOS管中的第一功函数金属。

步骤208，在PMOS管中沉积第二功函数金属。

步骤209，在介质层之上沉积栅电极金属，并采用CMP将栅电极金属研磨至介质层的表面。

至此，本流程结束。

下面通过一个实施例对本发明进行详细说明。

图14～图22为本发明中半导体器件的制作方法的实施例的过程剖面示意图，该方法主要包括：

步骤301，参见图14，提供一衬底，在衬底上形成N阱、P阱以及STI。

步骤302，参见图15，在衬底表面生长高介电常数绝缘材料，并淀积多晶硅，利用光刻、刻蚀和离子注入等工艺在P阱上方形成NMOS管的多晶硅栅极结构，在N阱上方形成PMOS管的多晶硅栅极结构。

本发明所述多晶硅栅极结构包括由多晶硅构成的多晶硅栅极和位于多晶硅栅极下方的栅氧化层，其中，栅氧化层为高介电常数绝缘材料。

进一步地，在高介电常数绝缘材料之上还可以形成一层氮化钛(图未示出)，作为高介电常数绝缘材料的保护膜。

至此，完成了NMOS管和PMOS管的多晶硅栅极结构的制作。

步骤303，参见图16，在NMOS管的多晶硅栅极结构两侧的半导体衬底上进行LDD注入，在PMOS管多晶硅栅极结构两侧的半导体衬底上进行LDD注入。

步骤304，参见图17，在衬底表面依次淀积二氧化硅和氮化硅，并采用干法刻蚀工艺对二氧化硅和氮化硅进行刻蚀，形成NMOS管和PMOS管的多晶硅栅极结构的侧壁层。

其中，侧壁层包括第一侧壁层和第二侧壁层，第一侧壁层为二氧化硅，第二侧壁层为刻蚀后的氮化硅。

至此，完成了侧壁层的制作。

步骤305，参见图18，在NMOS管的多晶硅栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成NMOS管的漏极和源极。

步骤306，参见图19，在PMOS管的多晶硅栅极结构的侧壁层两侧的半导体衬底上进行离子注入，从而形成PMOS管的漏极和源极。

至此，完成了NMOS管和PMOS管的漏极、源极的制作。

步骤307，参见图20，在衬底表面沉积介质层，并采用CMP将介质层研磨至多晶硅栅极的表面。

以上内容与现有技术相同，在此不予赘述。

步骤308，参见图21，施加第二掩膜(图未示出)，对NMOS管的多晶硅栅极注入N型离子。

在实际应用中，注入的离子N型离子优选地为磷离子或砷离子。

N型离子注入的剂量为1×10¹⁵个原子/cm²至5×10¹⁵个原子/cm²，N型离子注入的能量为20千电子伏特(keV)至150千电子伏特。

另外，还可以对NMOS管的多晶硅栅极注入Ge离子，Ge离子注入的剂量为1×10¹⁴个原子/cm²至5×10¹⁵个原子/cm²，Ge离子注入的能量为10千电子伏特至50千电子伏特，，需要说明的是，Ge离子可以使得被注入的表面非晶化，提高在后续步骤中NMOS管的多晶硅栅极的刻蚀速率。

与现有技术相比，在对NMOS管和PMOS管的多晶硅栅极进行刻蚀之前，对NMOS管的多晶硅栅极注入N型离子或者Ge离子，，这样有利于改善在后续步骤中对NMOS管和PMOS管的多晶硅栅极的刻蚀速率。

具体地说，当在NMOS管的多晶硅栅极注入N型离子或者Ge离子，可提高NMOS管的多晶硅栅极的刻蚀速率，从而使得NMOS管和PMOS管的多晶硅栅极的刻蚀速率不一致。

步骤309，参见图22，采用TMAH同时对NMOS管PMOS管的多晶硅栅极进行刻蚀。

由于在步骤308和步骤309中，对NMOS管的多晶硅栅极注入N型离子或者Ge离子，提高了NMOS管的多晶硅栅极的刻蚀速率，因此，当NMOS管的多晶硅栅极被刻蚀完毕后，PMOS管中的多晶硅栅极还有部分保留。

步骤310，参见图23，沉积第一功函数金属，并采用CMP将第一功函数金属研磨至介质层的表面。

第一功函数金属为氮化钛，用于在后续步骤形成NMOS的金属栅极。

由于PMOS管中的对晶硅栅极还有部分保留，因此PMOS管中的第一功函数金属位于所保留的多晶硅栅极之上。

步骤311，参见图24，在NMOS上方施加第三掩膜(图未示出)，依次对PMOS中所填充的第一功函数金属和保留的多晶硅栅极进行刻蚀。

其中，采用SC1对第一功函数金属进行刻蚀。

采用TMAH对保留的多晶硅栅极进行刻蚀。

这样，当对第一功函数金属进行刻蚀时，可避免SC1对PMOS管中的栅氧化层造成损伤，另外，需要说明的是，当对PMOS管中所保留的多晶硅栅进行刻蚀时，TMAH对多晶硅栅不会造成损伤。

步骤312，参见图25，沉积第二功函数金属，并采用CMP将第二功函数金属研磨至介质层的表面。

步骤313，参见图26，沉积栅电极金属，并采用CMP将栅电极金属研磨至介质层的表面。

其中，栅电极金属为金属铝，金属铝和第一功函数金属共同构成NMOS的金属栅极，金属铝和第二功函数金属共同构成PMOS管的金属栅极。

至此，本流程结束。

需要说明的是，当对NMOS管的漏极和源极进行掺杂时，可同时对NMOS管的多晶硅栅极、漏极和源极注入N型离子，从而在后续步骤中，当对多晶硅栅极进行蚀刻前，无需再对NMOS管的多晶硅栅极进行掺杂，这样也可实现发明目的，但是，由于对漏极和源极进行离子注入的能量和剂量与对多晶硅栅极进行离子注入的能量和剂量不同，若采用本发明中步骤308所提供的离子注入能量和剂量同时对漏极、源极和多晶硅栅极进行掺杂，则会对漏极和源极的性能造成一定影响，因此，上述方法在理论上可行，但是在实际应用中，还需考虑到漏极和源极的性能问题，而对离子注入的能量和剂量进行相应调整。

可见，在本发明中，对多晶硅栅极进行刻蚀前，对NMOS管的多晶硅栅极注入N型离子或者Ge离子，当NMOS管的多晶硅栅极被刻蚀完毕后，PMOS管中的多晶硅栅极还有部分保留，因此，在后续步骤中，PMOS管中的第一功函数金属沉积于所保留的多晶硅栅极之上，对PMOS管中的第一功函数金属蚀刻时，避免对PMOS管的栅氧化层造成损伤，提高了半导体器件的性能。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种半导体器件的制作方法，该方法包括：在衬底内形成用于隔离有源区的浅沟槽隔离区STI，并在有源区分别形成N型金属氧化物半导体NMOS管、P型金属氧化物半导体PMOS管的多晶硅栅极后，在NMOS管和PMOS管的多晶硅栅极两侧的衬底上进行轻掺杂漏LDD注入；形成NMOS管和PMOS管的多晶硅栅极的侧壁层；分别在NMOS管和PMOS管的侧壁层两侧的半导体衬底上进行离子注入，形成NMOS管和PMOS管的漏极和源极；在衬底表面沉积介质层，并采用化学机械研磨工艺CMP将介质层研磨至多晶硅栅极的表面，其特征在于，该方法还包括：

对NMOS管的多晶硅栅极注入N型离子或锗Ge离子；

同时对NMOS管和PMOS管的多晶硅栅极进行刻蚀；

在PMOS管中沉积第二功函数金属；

2.根据权利要求1所述的方法，其特征在于，

3.根据权利要求2所述的方法，其特征在于，所述N型离子为磷离子或砷离子。

4.根据权利要求1所述的方法，其特征在于，所述栅氧化层为高介电常数绝缘材料；所述栅电极金属为金属铝。