CN103187278B - 一种mos管的制造方法及一种mos管 - Google Patents
一种mos管的制造方法及一种mos管 Download PDFInfo
- Publication number
- CN103187278B CN103187278B CN201110448924.4A CN201110448924A CN103187278B CN 103187278 B CN103187278 B CN 103187278B CN 201110448924 A CN201110448924 A CN 201110448924A CN 103187278 B CN103187278 B CN 103187278B
- Authority
- CN
- China
- Prior art keywords
- oxide
- layer
- semiconductor
- metal
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种MOS管的制造方法及一种MOS管,其中,所述MOS管制造方法,用于对包括有二氧化硅层,以及在所述二氧化硅层表面形成的相互间有间隔的至少一块多晶硅块的MOS管进行加工,所述方法包括:在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层;在所述侧壁氧化层表面形成间隔氧化层。
Description
技术领域
本申请涉及半导体领域,尤其涉及一种MOS管的制造方法及一种MOS管。
背景技术
制造成本更低、功耗更小、速度更快的半导体器件已经成为半导体以及电子产业普遍追求的目标之一。而由于应用范围比较广,MOS管(MetalOxideSemiconductorFieldEffectTransistor,金属氧化物半导体型场效应管)已经成为当今功率器件发展的主流,通常被用于开关电路或者放大电路。
耗尽型MOS管是指在不加栅压(栅源电压为零)时,就有导电沟道产生的MOS管。
如图1所示,为一个N沟道耗尽型MOS管的结构图,具体包括:
衬底101;
阱102,形成于所述衬底101表面,为一高度为h1的硼离子层;
耗尽层沟道,形成于所述阱102表面;
所述耗尽层沟道包括:
磷离子层103,形成于所述阱102表面;以及
在所述磷离子层和距离所述硼离子层的上表面的高度为h2的区域中的至少一个砷离子注入区域104,其中,所述h2小于h1;
二氧化硅层105,形成于所述耗尽层沟道表面;
多晶硅块106,形成于所述二氧化硅层105表面,所述至少一个砷离子注入区域104与所述至少一块多晶硅块106所在区域在横向上间隔排列;
侧壁氧化层107,形成于所述多晶硅块106表面和侧壁;
介质层108,形成于所述侧壁氧化层表面和侧壁;
引线接口109A,形成于所述介质层108和所述二氧化硅层105表面;
引线接口109B,形成于所述介质层108表面。
在实现本申请实施例中技术方案的过程中,发明人发现现有技术中至少存在如下问题:
由于现有技术中,MOS管的源极与栅极和漏极之间的隔离性较差,所以存在着栅极漏电流较高的技术问题。
发明内容
本发明提供一种MOS管的制造方法及一种MOS管,用以解决现有技术中,存在的MOS管栅极漏电流过高的技术问题。
本申请通过本申请中的实施例,提供如下技术方案:
一方面,本申请通过本申请中的一个实施例,提供如下技术方案:
一种MOS管制造方法,用于对包括有二氧化硅层,以及在所述二氧化硅层表面形成的相互间有间隔的至少一块多晶硅块的MOS管进行加工,所述方法包括:
在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层;
在所述侧壁氧化层表面形成间隔氧化层。
进一步的,在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层之前,还包括:
形成高度为h1的硼离子层;以及
形成磷离子层,所述磷离子层位于所述硼离子层和所述二氧化硅层中间。
进一步的,在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层之后,还包括:
在所述磷离子层和距离所述硼离子层的上表面的高度为h2的区域中的至少一个第二区域注入砷离子,其中,所述h2小于h1,所述至少一个第二区域与所述至少一块多晶硅块所在区域在横向上间隔排列。
进一步的,所述在所述侧壁氧化层表面形成间隔氧化层,具体为:
在所述第二区域注入砷离子后,在所述侧壁氧化层表面形成间隔氧化层。
进一步的,在所述侧壁氧化层表面形成间隔氧化层之后,还包括:
对所述间隔氧化层进行刻蚀,以使所述多晶硅块两侧的二氧化硅呈弧形分布,并去除所述多晶硅块表面的二氧化硅。
进一步的,所述MOS管具体为耗尽型MOS管。
另一方面,本申请通过本申请的另一实施例,提供如下技术方案:
一种MOS管,包括:
侧壁氧化层;
间隔氧化层,形成于所述侧壁氧化层侧壁;
介质层,形成于所述间隔氧化层表面和侧壁。
进一步的,所述MOS管还包括:
衬底;
阱,形成于所述衬底表面,为一高度为h1的硼离子层;
耗尽层沟道,形成于所述阱表面;
二氧化硅层,形成于所述耗尽层沟道表面;
至少一块多晶硅块,形成于所述二氧化硅层和所述侧壁氧化层中间,其中,所述至少一块多晶硅块之间相互有间隔。
进一步的,所述耗尽层沟道,具体包括:
磷离子层,形成于所述阱表面;以及
在所述磷离子层和距离所述硼离子层的上表面的高度为h2的区域中的至少一个砷离子注入区域,其中,所述h2小于h1,所述至少一个砷离子注入区域与所述至少一块多晶硅块所在区域在横向上间隔排列。
进一步的,所述MOS管为耗尽型MOS管。
进一步的,所述间隔氧化层和所述侧壁氧化层呈弧形分布在所述至少一个多晶硅块两侧。
本申请提供的一个或多个技术方案,至少具有如下技术效果或优点:
由于采用了在侧壁氧化层的侧壁增加间隔氧化层的技术方案,故而达到了有效降低栅极漏电流的技术问题。
附图说明
图1为现有技术中MOS管的结构图;
图2为本申请实施例一中制造MOS管的流程图;
图3为本申请实施例一中包含衬底、硼离子层、磷离子层的MOS管的结构图;
图4为本申请实施例一中包含多晶硅块的MOS管的结构图;
图5为本申请实施例一中制造待处理MOS管的流程图;
图6为本申请实施例一中包含侧壁氧化层的MOS管的结构图;
图7为本申请实施例一中包含砷离子注入区域的MOS管结构图;
图8为本申请实施例一中包含间隔氧化层的MOS管的结构图;
图9为本申请实施例一中对间隔氧化层进行光刻的MOS管的结构图;
图10为本申请实施例一中包含介质层的MOS管的结构图;
图11为本申请实施例一、二中包含引线接口的MOS管的结构图。
具体实施方式
为了使本申请所属技术领域中的技术人员更清楚地理解本申请,下面结合附图,通过具体实施例对本申请技术方案作详细描述。
请参考图2至图11,本申请实施例一提供一种MOS管制造方法,用于对包括有二氧化硅层,以及在所述二氧化硅层表面形成的相互间有间隔的至少一块多晶硅块的MOS管进行加工,如图2所示,所述方法包括如下步骤:
在具体实施过程中,如图3所示,所述被加工的MOS管除了包括上述层以外,还包括如下结构:
衬底301;
磷离子层302,形成于所述衬底表面,高度为h1;
硼离子层303,形成于所述磷离子层表面。
也就是,所述MOS管的制作方法主要是对如图4所示的MOS管进行处理,除了图3中的结构外,还包括:
二氧化硅层304,形成于所述硼离子层303表面;
至少一块多晶硅块305,形成于所述二氧化硅层304表面。
上述结构,有很多种方法可以实现,如图5所示,为形成该结构的一个具体实施例的详细流程图:
S501:于衬底上经过氧化层氧化形成二氧化硅层,所述二氧化硅层的厚度为150埃,当然,150埃只是一个优选实施例,在具体实施过程中,对于二氧化硅层的厚度不作限制。
S502:于所述二氧化硅层表面形成氮化硅层,所述氮化硅层的厚度为1500埃,自然,1500埃只是一个优选实施例,在具体实施过程中,对于氮化硅层的厚度不作限制。
S503:对二氧化硅层和氮化硅层进行光刻,形成有源区图形。
S504:于衬底表面注入一层硼离子层,能量为160千电子伏特,剂量为8E12每平方厘米,上述硼离子的剂量和能量的数据只是一优选实施例,在具体实施过程中,对于硼离子的剂量和能量不作限制。
S505:对所述硼离子层进行场氧化和推结深,然后去除氮化硅层。
S506:于所述二氧化硅层表面形成一牺牲氧化层,所述牺牲氧化层为厚度为300埃的二氧化硅,自然,300埃只是一个优选实施例,在具体实施过程中,对于二氧化硅层的厚度不作限制。
S507:对所述硼离子层表面进行耗尽注入,采用离子注入的方法,注入一层磷离子,其中所述磷离子的能量为60千电子伏特,剂量为1E13每平方厘米。在具体实施过程中,对于磷离子的能量和剂量都不做限制。
S508:进行P区注入和补偿注入;其中,P区注入的为硼离子,能量为70千电子伏特,剂量为3E12每平方厘米,补偿注入为硼离子能量为180千电子伏特,剂量为7E12每平方厘米。当然,上述能量和剂量只是一个优选实施例,在具体实施过程中,对于硼离子的能量和剂量不限制为上述数据。
S509:去除牺牲氧化层,于所述二氧化硅层表面形成栅极氧化层,为一厚度为300埃的二氧化硅层,在具体实施过程中,二氧化硅层的厚度可以根据需求的关断电压的大小进行调整。100埃时关断电压是-0.2伏特左右,300埃时关断电压是-4伏特左右。500埃时关断电压是-10伏特左右。
S510:于所述牺牲氧化层表面淀积栅极氧化层,所述栅极氧化层为一厚度为3500埃的多晶硅层,自然,3500埃只是一优选实施例,在具体实施过程中,对于栅极氧化层的厚度不限制为上述数据。
S511:对所述多晶硅层进行光刻和刻蚀,使所述二氧化硅层表面形成至少一个相互有间隔的多晶硅块。
基于上述流程,就获得了本申请中将要被处理的MOS管,当然,在具体实施过程中,对于如何获得被处理的MOS管可以有多种方法,上面只是列举了其中的一个实施例,本申请对于如何获得上述待处理MOS管,不作限制。
S201:在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层;图6为形成侧壁氧化层306后的MOS管的结构图。
此处形成的侧壁氧化层为一厚度为145埃的二氧化硅层,此处增加侧壁氧化层有助于增加栅极与源极和漏极之间的隔离性,从而可有有效的降低栅极漏电流。在具体实施过程中,如果MOS不作侧壁氧化层,其栅极漏电流为几十微安,而采用了侧壁氧化层的步骤后,其栅极漏电流降低为几纳安。在具体实施过程中,对于侧壁氧化层的厚度不限制为145埃,可能基于具体情况进行调整。
在具体实施过程中,在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层之后,还包括如下步骤:
在所述硼离子层和距离所述磷离子层的上表面的高度为h2的区域中的至少一个第二区域注入砷离子,所述砷离子能量为75千电子伏特4E15每平方厘米。当然,上述数据只是一个优选实施例,在具体实施过程中,可能基于不同的情况进行调整。其中,所述h2小于h1,所述至少一个第二区域与所述至少一块多晶硅块所在区域在横向上间隔排列,图7为包含有砷离子注入区域307的MOS管的结构图。
S202:在所述侧壁氧化层表面形成间隔氧化层。图8为包含间隔氧化层308A的MOS的结构示意图。在此处增加间隔氧化层结构可以增强栅极与源极和漏极之间的隔离性,有效的降低栅极漏电流。没有该结构时栅极漏电流为几十微安,而采用该结构之后,栅极漏电流为几纳安。
在具体实施过程中,在所述侧壁氧化层表面形成间隔氧化层之后,对所述间隔氧化层进行刻蚀,以使所述多晶硅块两侧的二氧化硅呈弧形分布,并去除所述多晶硅块表面的二氧化硅,另外,对于没有多晶块块、侧壁氧化层和间隔氧化层覆盖处的二氧化硅也刻蚀掉。图9为包含刻蚀后的间隔氧化层308B的MOS管得结构图。
在具体实施过程中,在完成对间隔氧化层进行刻蚀后,可以对该MOS管的上表面形成一介质层。图10为包含介质层309的MOS的结构图。
另外,在具体实施过程中,本申请中的MOS管制作方法主要用于制作耗尽型MOS管。
在具体实施过程中,在MOS管的表面形成介质层309后,可以对该MOS管进行一些后续处理,诸如形成ILD介质层、形成引线孔图案、进行氮和氮化钛溅射、铝层溅射、引线光刻、钝化层沉积、钝化层刻蚀、合金工艺等工艺,以形成MOS的源极、栅极、漏极引线接口。图11为包含引线接口310A和310B的MOS管的结构图。由于这些工艺都是本领域所熟知的技术手段,所以这里不再详述。
请参考图11,本申请实施例二提供一种MOS管,包括如下结构:
侧壁氧化层306;
间隔氧化层308B,形成于所述侧壁氧化层306侧壁;
介质层309,形成于所述间隔氧化层308B表面和侧壁。
进一步的,所述MOS管还包括:
衬底301;
阱302,形成于所述衬底301表面,为一高度为h1的硼离子层;
耗尽层沟道,形成于所述阱302表面;
二氧化硅层304,形成于所述耗尽层沟道表面;
至少一块多晶硅块305,形成于所述二氧化硅层304和所述侧壁氧化层306中间,其中,所述至少一块多晶硅块305之间相互有间隔。
进一步的,所述耗尽层沟道,具体包括:
磷离子层303,形成于所述硼离子层302表面;以及
在所述磷离子层303和距离所述硼离子层302的上表面的高度为h2的区域中的至少一个砷离子注入区域307,其中,所述h2小于h1,所述至少一个砷离子注入区域307与所述至少一块多晶硅块305所在区域在横向上间隔排列。
进一步的,所述MOS管为耗尽型MOS管。
进一步的,所述间隔氧化层306和所述侧壁氧化层308B呈弧形分布在所述至少一个多晶硅块305两侧。
由于本申请实施二中的MOS管为与实施本申请实施例一中的方法所对应的MOS管,所以基于本申请实施例一中的方法,本领域所属技术人员能够了解本申请实施二中的MOS管的具体结构以及本申请实施二的MOS管的各种变化形式。所以在此对于该MOS不再详细介绍。只要本领域所属技术人员基于本申请实施例一中的方法所制造的MOS管,都属于本申请所欲保护的范围。
本申请提供的一个或多个技术方案,至少具有如下技术效果或优点:
由于采用了在侧壁氧化层的侧壁增加间隔氧化层的技术方案,故而达到了有效降低栅极漏电流的技术问题。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (5)
1.一种MOS管制造方法,用于对包括有二氧化硅层,以及在所述二氧化硅层表面形成的相互间有间隔的至少一块多晶硅块的MOS管进行加工,其特征在于,所述方法包括:
在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层;
在所述侧壁氧化层表面形成间隔氧化层;
其中,在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层之前,还包括:
形成高度为h1的硼离子层;以及
形成磷离子层,所述磷离子层位于所述硼离子层和所述二氧化硅层中间;
在所述多晶硅块的表面和侧壁,以及所述二氧化硅层的表面形成侧壁氧化层之后,还包括:
在所述磷离子层和距离所述硼离子层的上表面的高度为h2的区域中的至少一个第二区域注入砷离子,所述h2小于h1。
2.如权利要求1所述的方法,其特征在于,所述至少一个第二区域与所述至少一块多晶硅块所在区域在横向上间隔排列。
3.如权利要求2所述的方法,其特征在于,所述在所述侧壁氧化层表面形成间隔氧化层,具体为:
在所述第二区域注入砷离子后,在所述侧壁氧化层表面形成间隔氧化层。
4.如权利要求1至3任一项所述的方法,其特征在于,在所述侧壁氧化层表面形成间隔氧化层之后,还包括:
对所述间隔氧化层进行刻蚀,以使所述多晶硅块两侧的二氧化硅呈弧形分布,并去除所述多晶硅块表面的二氧化硅。
5.如权利要求1所述的方法,其特征在于,所述MOS管具体为耗尽型MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110448924.4A CN103187278B (zh) | 2011-12-28 | 2011-12-28 | 一种mos管的制造方法及一种mos管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110448924.4A CN103187278B (zh) | 2011-12-28 | 2011-12-28 | 一种mos管的制造方法及一种mos管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103187278A CN103187278A (zh) | 2013-07-03 |
CN103187278B true CN103187278B (zh) | 2016-04-27 |
Family
ID=48678384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110448924.4A Active CN103187278B (zh) | 2011-12-28 | 2011-12-28 | 一种mos管的制造方法及一种mos管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103187278B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101872765A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | Nmos一次可编程器件及其制造方法 |
CN102097376A (zh) * | 2009-12-10 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102157553A (zh) * | 2010-02-11 | 2011-08-17 | 中国科学院微电子研究所 | 非对称半导体的结构及其形成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7977181B2 (en) * | 2008-10-06 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for gate height control in a gate last process |
-
2011
- 2011-12-28 CN CN201110448924.4A patent/CN103187278B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101872765A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | Nmos一次可编程器件及其制造方法 |
CN102097376A (zh) * | 2009-12-10 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102157553A (zh) * | 2010-02-11 | 2011-08-17 | 中国科学院微电子研究所 | 非对称半导体的结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103187278A (zh) | 2013-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
CN110190031B (zh) | 一种薄膜晶体管基板的制备方法 | |
CN104810408A (zh) | 一种超势垒整流器件及其制造方法 | |
CN104966720A (zh) | Tft基板结构及其制作方法 | |
CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
CN104282766A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
CN103779414A (zh) | 半导体装置及半导体装置的制造方法 | |
CN102088020B (zh) | 功率mos晶体管内集成肖特基二极管的器件及制造方法 | |
CN104966697A (zh) | Tft基板结构及其制作方法 | |
CN104900652A (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
CN102104026A (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
CN101211974A (zh) | 半导体装置及其制造方法 | |
CN103187278B (zh) | 一种mos管的制造方法及一种mos管 | |
CN105633171A (zh) | 一种薄膜晶体管及其制作方法、显示装置 | |
US8586434B1 (en) | Method of manufacturing semiconductor device | |
US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
CN103295913B (zh) | 改善半导体器件负偏压温度不稳定性的方法 | |
CN104319292A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
CN104681605B (zh) | 功率mos管的结构及其制造方法 | |
CN101339958B (zh) | 半导体装置及半导体装置的制造方法 | |
CN103165453A (zh) | 高介电金属栅mos及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |