CN104681605B - 功率mos管的结构及其制造方法 - Google Patents
功率mos管的结构及其制造方法 Download PDFInfo
- Publication number
- CN104681605B CN104681605B CN201310613289.XA CN201310613289A CN104681605B CN 104681605 B CN104681605 B CN 104681605B CN 201310613289 A CN201310613289 A CN 201310613289A CN 104681605 B CN104681605 B CN 104681605B
- Authority
- CN
- China
- Prior art keywords
- leakage
- source
- power mos
- mos pipe
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 title abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 31
- 239000001301 oxygen Substances 0.000 claims abstract description 31
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004061 bleaching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种功率MOS管的结构，其采用平面的漂移区隔离源、漏，漏或漏和源相对于沟道和漂移区被抬高。本发明还公开了上述结构的功率MOS管的制造方法。本发明的功率MOS管，采用不带场氧隔离的结构，降低了功率MOS管的导通电阻；同时，通过形成沟道及漂移区和漏或漏和源的高度差，使漏或漏和源抬高，提高了功率MOS管的击穿电压，降低了功率MOS管源、漏间的漏电。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及功率MOS管的结构及其制造工艺方法。
背景技术
在功率MOS（金属-氧化物-半导体场效应晶体管）器件中，有两种较为常用的结构：有场氧隔离的功率MOS（见图1）和没有场氧的功率MOS（见图2）。在有场氧隔离的功率MOS结构中，由于在源和漏之间采用场氧隔离，所以器件的击穿电压比较高，且源、漏之间的漏电由于场氧的隔离而较低。但它的缺点是由于场氧的存在，电流路径即沟道和漂移区不在同一平面内，弯曲且较长，故而导通电阻比较大，如图3所示。
而对于没有场氧的功率MOS器件结构（见图2），由于源漏之间没有场氧作为隔离，所以沟道和漂移区都在同一平面上，电流路径也在平面内，故导通电阻较低。但它的缺点是由于没有场氧的隔离，所以源漏之间的击穿电压较低，漏电较大，参见图4所示。
所以综合起来看，场氧对源漏的隔离可以提高击穿电压，降低源漏间的漏电，但其负作用是使电流路径受到阻挡而变长，导致导通电阻较高。如不用场氧隔离，虽然导通电阻较低，但有击穿电压较低，漏电大的缺点。
发明内容
本发明要解决的技术问题之一是提供一种功率MOS管的结构，它可以降低功率MOS器件的导通电阻和源、漏间的漏电，提高器件的击穿电压。
为解决上述技术问题，本发明的功率MOS管的结构，采用平面的漂移区隔离源、漏，漏或漏和源相对于沟道和漂移区被抬高。
本发明要解决的技术问题之二是提供上述结构的功率MOS管的制造方法。
为解决上述技术问题，本发明的功率MOS管的制造方法，步骤包括：
1）硅衬底上生长外延，外延上生长场氧；
2）用掩模板选择性地将用作沟道和漂移区的那部分区域的场氧漂去；
3）生长牺牲氧化层；
4）用掩模板定义出阱区，并进行阱注入；
5）淀积栅氧和多晶硅栅，刻蚀形成栅；
6）在场氧区边上的有源区上形成漏或同时形成源、漏，并进行源、漏注入；
7）经金属工艺形成源、漏和栅金属连线，最终形成功率MOS管。
本发明的功率MOS管，采用不带场氧隔离的结构，降低了功率MOS管的导通电阻；同时，通过形成沟道及漂移区和漏或漏和源的高度差，使漏或漏和源抬高，提高了功率MOS管的击穿电压，降低了功率MOS管源、漏间的漏电。
附图说明
图1是现有的有场氧隔离结构的LDMOS结构示意图。
图2是现有的没有场氧隔离结构的LDMOS结构示意图。
图3是图1的LDMOS的电流路径示意图。
图4是图2的LDMOS的电流路径及等势线示意图。
图5～12是本发明实施例的LDMOS的制作工艺流程示意图。
图13是本发明实施例的LDMOS的电流路径及等势线示意图。图中栅氧未画出。
图14是原LDMOS结构和本发明实施例的LDMOS结构的仿真结果对比图。其中，A图为本发明结构(图12)的电势分布图；B图为原结构（图2）的电势分布图；C图为两种结构的BV曲线。
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合附图，对本发明详述如下：
本发明实施例的LDMOS（侧向扩散功率MOS管），其结构如图13所示，不采用场氧或STI隔离源漏，而是采用平面的漂移区，但漏相对于沟道被抬高。该种结构的LDMOS的具体制作工艺流程如下：
步骤1，在硅衬底上生长N型外延，再用炉管在N型外延上生长一层厚度为的场氧，如图5所示。
步骤2，以氮化硅为掩模板，选择性地将用作沟道和漂移区的部分的场氧漂去，如图6、7所示，然后生长一层牺牲氧化层，图7中未示出。
步骤3，以光刻胶为掩模板，定义出P阱区，并进行P阱注入，如图8所示。
注入的为硼离子，注入能量1200KeV，注入剂量1e12～2e12个/cm2。
步骤4，清洗后进行栅氧和多晶硅栅淀积，然后用掩模板定义出栅区，进行栅刻蚀。如图9、10所示。
步骤5，用掩模板定义出源、漏区，漏做在场氧区边上的有源区上，这样使漏相对于沟道和漂移区抬高，然后进行源、漏注入(注入As离子，注入能量120KeV，注入剂量2e15～5e15个/cm2)，如图11所示。
步骤6，最后经半导体标准工艺，通过金属工艺形成源、漏和栅金属连线而形成功率MOS管，其结构如图12所示。
在此结构中，采用平面的漂移区，但漏相对于沟道被抬高，使漏的深度大为减小，从而改善了漂移区的电势分布，降低了电场强度，减少了DIBL效应（漏引起的势垒降低效应），从而达到了降低漏端高压下的漏电、提高器件耐压的目的，如图13、14所示。相对于目前的有场氧的LDMOS（图1）和没有场氧的LDMOS（图2），本发明的新结构既避免了带场氧的LDMOS导通电阻低的缺陷，又避免了没有场氧的LDMOS软击穿电压低、漏电大的缺点。
Claims (1)
1.功率MOS管的制作方法，所述MOS管采用平面的漂移区隔离源、漏，漏或漏和源相对于沟道和漂移区被抬高；其特征在于，该MOS管的制作步骤包括：
1)硅衬底上生长外延，外延上生长中间厚、两边薄的场氧；
2)用掩模板选择性地将用作沟道和漂移区的那部分区域的场氧漂去，在外延上形成中间相对于两端凹陷的结构；
3)生长牺牲氧化层；
4)用掩模板在所述凹陷结构的中间凹陷区域内定义出阱区，并进行阱注入；
5)淀积栅氧和多晶硅栅，刻蚀，在所述凹陷区域内形成栅；
6)在漂移区边上的有源区上形成漏，或同时在沟道区和漂移区边上的有源区分别形成源、漏，并进行源、漏注入；
7)经金属工艺形成源、漏和栅金属连线，最终形成功率MOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310613289.XA CN104681605B (zh) | 2013-11-27 | 2013-11-27 | 功率mos管的结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310613289.XA CN104681605B (zh) | 2013-11-27 | 2013-11-27 | 功率mos管的结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681605A CN104681605A (zh) | 2015-06-03 |
| CN104681605B true CN104681605B (zh) | 2017-12-05 |
Family
ID=53316427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310613289.XA Active CN104681605B (zh) | 2013-11-27 | 2013-11-27 | 功率mos管的结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681605B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111540785A (zh) * | 2020-05-13 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200929381A (en) * | 2007-12-28 | 2009-07-01 | Dongbu Hitek Co Ltd | Lateral double diffused metal oxide semiconductor transistor and method for manufacturing the same |
| US7956412B2 (en) * | 2007-12-04 | 2011-06-07 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| US8115253B2 (en) * | 2009-09-10 | 2012-02-14 | United Microelectronics Corp. | Ultra high voltage MOS transistor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067297A (ja) * | 2005-09-01 | 2007-03-15 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| KR20110079014A (ko) * | 2009-12-31 | 2011-07-07 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 트랜지스터의 제조방법 |
-
2013
- 2013-11-27 CN CN201310613289.XA patent/CN104681605B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7956412B2 (en) * | 2007-12-04 | 2011-06-07 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| TW200929381A (en) * | 2007-12-28 | 2009-07-01 | Dongbu Hitek Co Ltd | Lateral double diffused metal oxide semiconductor transistor and method for manufacturing the same |
| US8115253B2 (en) * | 2009-09-10 | 2012-02-14 | United Microelectronics Corp. | Ultra high voltage MOS transistor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681605A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104992977B (zh) | Nldmos器件及其制造方法 | |
| WO2017211105A1 (zh) | 一种超结器件、芯片及其制造方法 | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN105428241B (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| JP2019530213A (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN102723278B (zh) | 半导体结构形成方法 | |
| CN104332499B (zh) | 一种vdmos器件及其终端结构的形成方法 | |
| CN203910798U (zh) | 一种u形沟道的半浮栅存储器 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN104681605B (zh) | 功率mos管的结构及其制造方法 | |
| CN104282763B (zh) | 射频横向双扩散场效应晶体管制作方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN103594492B (zh) | Ldmos晶体管及其形成方法 | |
| CN105990139A (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| US20120286361A1 (en) | High Voltage Device and Manufacturing Method Thereof | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN103325834B (zh) | 晶体管及其沟道长度的形成方法 | |
| CN105957880A (zh) | 高压n型ldmos器件及工艺方法 | |
| CN201853710U (zh) | 降压用耗尽型n型横向双扩散金属氧化物半导体管 | |
| CN104659103B (zh) | N型ldmos器件及工艺方法 | |
| CN104253045A (zh) | Vdmos器件及其制造方法 | |
| CN104867832A (zh) | 垂直双扩散金属氧化物半导体场效应管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |