CN108063160A - 垂直双扩散场效应晶体管及其制作方法 - Google Patents

垂直双扩散场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN108063160A
CN108063160A CN201711367935.3A CN201711367935A CN108063160A CN 108063160 A CN108063160 A CN 108063160A CN 201711367935 A CN201711367935 A CN 201711367935A CN 108063160 A CN108063160 A CN 108063160A
Authority
CN
China
Prior art keywords
type
injection region
type injection
opening
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711367935.3A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen City Tezhi Made Crystal Technology Co Ltd
Original Assignee
Shenzhen City Tezhi Made Crystal Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen City Tezhi Made Crystal Technology Co Ltd filed Critical Shenzhen City Tezhi Made Crystal Technology Co Ltd
Priority to CN201711367935.3A priority Critical patent/CN108063160A/zh
Publication of CN108063160A publication Critical patent/CN108063160A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种垂直双扩散场效应晶体管包括N型衬底、N型外延区、形成于N型外延区表面的第一、第二P型体区、位于第一P型体区表面的第一N型注入区、位于第二P型体区表面的第二N型注入区、位于N型外延区表面的第三N型注入区、贯穿第一N型注入区并延伸至第一P型体区的第一P型注入区、贯穿第二N型注入区并延伸至第二P型体区的第二P型注入区、依次形成于N型外延区、第一及第二P型体区、第一、第二N型注入区上的栅氧化层与多晶硅层、形成于多晶硅层上、第一、第二及第三N型注入区上的介质层、贯穿介质层且对应第一N型注入区与第一P型注入区的第一通孔、贯穿介质层且对应第二N型注入区与第二P型注入区的第二通孔。

Description

垂直双扩散场效应晶体管及其制作方法
【技术领域】
本发明涉及半导体芯片制作技术领域，特别地，涉及一种垂直双扩散场效应晶体管(VDMOS)及其制作方法。
【背景技术】
垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。垂直双扩散场效应晶体管(VDMOS)的最重要的性能参数就是工作损耗，工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。其中导通损耗由导通电阻决定，截止损耗受反向漏电流大小影响，开关损耗是指器件开关过程中寄生电容充放电带来的损耗。为了满足功率器件适应高频应用的要求，降低功率器件的开关损耗，提高器件的工作效率，具有重要的意义。
功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容，栅漏电容和源漏电容三部分。其中栅漏电容对器件的开关损耗影响最大，栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响较大。栅漏电容直接影响到器件的输入电容和开关时间,输入电容增大,从而使器件开关时间延长，进而增大开关损耗。
目前常规工艺制成的VDMOS器件结构中，由于JFET区域电阻率直接影响导通损耗，目前常用工艺为了降低JFET电阻，会在制造过程中进行一次N型注入，以降低JFET区电阻。但N型注入是全片注入，非JFET区也会进行注入，进而影响器件性能。
有鉴于此，有必要提供一种垂直双扩散场效应晶体管及其制作方法，以解决现有技术存在的上述问题。
【发明内容】
本发明的其中一个目的在于为解决上述问题而提供一种垂直双扩散场效应晶体管及其制作方法。
一种垂直双扩散场效应晶体管，其包括N型衬底、形成于所述N型衬底上的N型外延区、形成于所述N型外延区表面的第一P型体区与第二P型体区、位于所述第一P型体区表面的第一N型注入区、位于所述第二P型体区表面的第二N型注入区、位于所述第一P型体区与所述第二P型体区之间的N型外延区表面的第三N型注入区、贯穿所述第一N型注入区并延伸至所述第一P型体区的第一P型注入区、贯穿所述第二N型注入区并延伸至所述第二P型体区的第二P型注入区、依次形成于所述N型外延区、所述第一及第二P型体区、所述第一、第二N型注入区上的栅氧化层与多晶硅层、贯穿所述栅氧化层及多晶硅层且对应所述第一N型注入区与P型注入区的第一开口、贯穿所述栅氧化层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、贯穿所述栅氧化层及多晶硅层且对应所述第三N型注入区的第三开口、形成于所述多晶硅层上、所述第一、第二及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
在一种实施方式中，所述晶体管还包括第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
在一种实施方式中，所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
在一种实施方式中，所述栅氧化层的厚度在0.001um-10um之间。
在一种实施方式中，所述多晶硅层的厚度在0.001um-10um之间。
一种垂直双扩散场效应晶体管的制作方法，其包括以下步骤：
提供具有N型衬底的N型外延区，在所述N型外延区依序形成栅氧化层及多晶硅层；
使用第一光刻胶作为掩膜，刻蚀所述栅氧化层与多晶硅层，形成贯穿所述栅氧化层与所述多晶硅层的第一开口与第二开口，利用所述第一开口与所述第二开口进行第一次P型离子注入及热退火激活所述P型离子从而形成对应所述第一开口的第一P型体区及对应所述第二开口的第二P型体区；
使用第一光刻胶作为掩膜，刻蚀所述第一开口与第二开口之间的栅氧化层与多晶硅层，从而形成位于所述第一开口与第二开口之间的第三开口，所述第三开口对应所述第一P型体区与第二P型体区之间的N型外延区，利用所述第一、第二及第三开口进行N型离子注入从而在所述第一P型体区表面形成第一N型注入区、在所述第二P型体区形成第二N型注入区、在所述第三开口对应的N型外延区表面形成第三N型注入区，去除第一光刻胶；
在所述多晶硅层上及所述第一、第二及第三开口中形成第一介质层；
刻蚀所述第一介质层形成贯穿所述第一开口中的第一介质层的第一注入窗口以及贯穿所述第二开口中的第一介质层的第二注入窗口，利用所述第一注入窗口与所述第二注入窗口进行第二次P型离子注入，从而在所述第一N型注入区中形成延伸至所述第一P型体区的第一P型注入区以及在所述第二N型注入区中形成延伸至所述第二P型体区的第二P型注入区；
在所述多晶硅层上、所述第一介质层上、所述第一P型注入区上及所述第二P型注入区上形成第二介质层；
使用第二光刻胶作为掩膜，刻蚀所述第二介质层，从而形成贯穿所述第二介质层且对应所述第一N型注入区与第一P型注入区的第一通孔以及贯穿所述第二介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
在一种实施方式中，所述制作方法还包括以下步骤：形成第一金属层，所述第一金属层形成于所述第一及第二介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
在一种实施方式中，所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
在一种实施方式中，利用所述第一、第二及第三开口进行N型离子注入的步骤包括第一次N型离子注入及第二次N型离子注入，其中所述第一次N型离子注入的能量与所述第一次P型离子注入的能量相同，所述第一次N型离子注入的剂量小于或等于所述第一次P型离子注入的剂量，所述第二次N型离子注入的剂量与第一次N型离子注入的剂量相同，所述第二次N型离子注入的能量为所述第一次N型离子注入的能量的50％-80％。
在一种实施方式中，所述第二次P型离子的注入能量大于所述第一次N型离子注入的能量及所述第二次N型离子注入的能量，所述第二次P型离子注入的剂量大于所述第一及第二次N型离子注入的剂量总和。
相较于现有技术，本发明提供的垂直双扩散场效应晶体管及其制作方法中，将非沟道区域的多晶硅通过所述第三开口断开,同时在断开处的第三开口进行N型注入形成所述第三N型注入区进而减小多晶硅形成的寄生电容大小，降低JFET区电阻。进一步地，在一种实施方式中，N型注入采用多次注入，通过能量剂量调整，优化注入区杂质分布。通过自对准注入，实现JFET区域局部电阻率降低，不影响器件其它位置，提高了器件性能。进一步地，通过自对准注入形成第一及第二P型注入区域，也降低了制造成本，提高了器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。
图2至图8是图1所示垂直双扩散场效应晶体管的制作方法各步骤的剖面结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明提供的垂直双扩散场效应晶体管的剖面结构示意图。所述垂直双扩散场效应晶体管包括N型衬底、形成于所述N型衬底上的N型外延区、形成于所述N型外延区表面的第一P型体区与第二P型体区、位于所述第一P型体区表面的第一N型注入区、位于所述第二P型体区表面的第二N型注入区、位于所述第一P型体区与所述第二P型体区之间的N型外延区表面的第三N型注入区、贯穿所述第一N型注入区并延伸至所述第一P型体区的第一P型注入区、贯穿所述第二N型注入区并延伸至所述第二P型体区的第二P型注入区、依次形成于所述N型外延区、所述第一及第二P型体区、所述第一、第二N型注入区上的栅氧化层与多晶硅层、贯穿所述栅氧化层及多晶硅层且对应所述第一N型注入区与P型注入区的第一开口、贯穿所述栅氧化层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、贯穿所述栅氧化层及多晶硅层且对应所述第三N型注入区的第三开口、形成于所述多晶硅层上、所述第一、第二及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔、第一金属层及第二金属层。
所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
进一步地，所述栅氧化层的厚度在0.001um-10um之间，材料可以包括氧化硅。所述多晶硅层的厚度在0.001um-10um之间。
请参阅图2至图8，所述垂直双扩散场效应晶体管的制作方法包括如下步骤S1-S9。
步骤S1，请参阅图2，提供具有N型衬底的N型外延区，在所述N型外延区依序形成栅氧化层及多晶硅层。所述栅氧化层可以为栅氧化层。
步骤S2，请参阅图3，使用第一光刻胶作为掩膜，刻蚀所述栅氧化层与多晶硅层，形成贯穿所述栅氧化层与所述多晶硅层的第一开口与第二开口，利用所述第一开口与所述第二开口进行第一次P型离子注入及热退火激活所述P型离子从而形成对应所述第一开口的第一P型体区及对应所述第二开口的第二P型体区。所述刻蚀可以为干法刻蚀。
步骤S3，请参阅图4，使用第一光刻胶作为掩膜，刻蚀所述第一开口与第二开口之间的栅氧化层与多晶硅层，从而形成位于所述第一开口与第二开口之间的第三开口，所述第三开口对应所述第一P型体区与第二P型体区之间的N型外延区，利用所述第一、第二及第三开口进行N型离子注入从而在所述第一P型体区表面形成第一N型注入区、在所述第二P型体区形成第二N型注入区、在所述第三开口对应的N型外延区表面形成第三N型注入区，去除第一光刻胶。所述刻蚀也可以为干法刻蚀。
步骤S4，请参阅图5，在所述多晶硅层上及所述第一、第二及第三开口中形成第一介质层。
步骤S5，请参阅图6，刻蚀所述第一介质层形成贯穿所述第一开口中的第一介质层的第一注入窗口以及贯穿所述第二开口中的第一介质层的第二注入窗口，利用所述第一注入窗口与所述第二注入窗口进行第二次P型离子注入，从而在所述第一N型注入区中形成延伸至所述第一P型体区的第一P型注入区以及在所述第二N型注入区中形成延伸至所述第二P型体区的第二P型注入区。具体地，可以采用自对准注入形成所述第一及第二P型注入区域。所述刻蚀也可以为干法刻蚀。
步骤S6，请参阅图7，在所述多晶硅层上、所述第一介质层上、所述第一P型注入区上及所述第二P型注入区上形成第二介质层。
步骤S7，请参阅图8，使用第二光刻胶作为掩膜，刻蚀所述第二介质层，从而形成贯穿所述第二介质层且对应所述第一N型注入区与第一P型注入区的第一通孔以及贯穿所述第二介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。所述刻蚀也可以为干法刻蚀。
步骤S8，请参阅图1，形成第一金属层，所述第一金属层形成于所述第一及第二介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。可以理解，所述第一及第二介质层材料可以相同，共同作为所述垂直双扩散场效应晶体管的介质层。
步骤S9，请参阅图1，形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
所述步骤S3中，利用所述第一、第二及第三开口进行N型离子注入的步骤包括第一次N型离子注入及第二次N型离子注入，其中所述第一次N型离子注入的能量与所述第一次P型离子注入的能量相同，所述第一次N型离子注入的剂量小于或等于所述第一次P型离子注入的剂量，所述第二次N型离子注入的剂量与第一次N型离子注入的剂量相同，所述第二次N型离子注入的能量为所述第一次N型离子注入的能量的50％-80％。
所述步骤S5中，所述第二次P型离子的注入能量大于所述第一次N型离子注入的能量及所述第二次N型离子注入的能量，所述第二次P型离子注入的剂量大于所述第一及第二次N型离子注入的剂量总和。
进一步地，上述离子注入的注入离子包括但不限于氢，氦，硼，砷，铝等离子，可以采用复合离子注入。此外，在上述任意步骤之间可以根据需要增加高温退火工艺。
相较于现有技术，本发明提供的垂直双扩散场效应晶体管及其制作方法中，将非沟道区域的多晶硅通过所述第三开口断开,同时在断开处的第三开口进行N型注入形成所述第三N型注入区进而减小多晶硅形成的寄生电容大小，降低JFET区电阻。进一步地，在一种实施方式中，N型注入采用多次注入，通过能量剂量调整，优化注入区杂质分布。通过自对准注入，实现JFET区域局部电阻率降低，不影响器件其它位置，提高了器件性能。进一步地，通过自对准注入形成第一及第二P型注入区域，也降低了制造成本，提高了器件性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (10)

1.一种垂直双扩散场效应晶体管，其特征在于：所述晶体管包括N型衬底、形成于所述N型衬底上的N型外延区、形成于所述N型外延区表面的第一P型体区与第二P型体区、位于所述第一P型体区表面的第一N型注入区、位于所述第二P型体区表面的第二N型注入区、位于所述第一P型体区与所述第二P型体区之间的N型外延区表面的第三N型注入区、贯穿所述第一N型注入区并延伸至所述第一P型体区的第一P型注入区、贯穿所述第二N型注入区并延伸至所述第二P型体区的第二P型注入区、依次形成于所述N型外延区、所述第一及第二P型体区、所述第一、第二N型注入区上的栅氧化层与多晶硅层、贯穿所述栅氧化层及多晶硅层且对应所述第一N型注入区与P型注入区的第一开口、贯穿所述栅氧化层与多晶硅层且对应所述第二N型注入区及所述第二P型注入区的第二开口、贯穿所述栅氧化层及多晶硅层且对应所述第三N型注入区的第三开口、形成于所述多晶硅层上、所述第一、第二及第三N型注入区上的介质层、贯穿所述介质层且对应所述第一N型注入区与第一P型注入区的第一通孔、贯穿所述介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
2.如权利要求1所述的垂直双扩散场效应晶体管，其特征在于：所述晶体管还包括第一金属层，所述第一金属层形成于所述介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
3.如权利要求2所述的垂直双扩散场效应晶体管，其特征在于：所述晶体管还包括第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
4.如权利要求1所述的垂直双扩散场效应晶体管，其特征在于：所述栅氧化层的厚度在0.001um-10um之间。
5.如权利要求1所述的垂直双扩散场效应晶体管，其特征在于：所述多晶硅层的厚度在0.001um-10um之间。
6.一种垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供具有N型衬底的N型外延区，在所述N型外延区依序形成栅氧化层及多晶硅层；
使用第一光刻胶作为掩膜，刻蚀所述栅氧化层与多晶硅层，形成贯穿所述栅氧化层与所述多晶硅层的第一开口与第二开口，利用所述第一开口与所述第二开口进行第一次P型离子注入及热退火激活所述P型离子从而形成对应所述第一开口的第一P型体区及对应所述第二开口的第二P型体区；
使用第一光刻胶作为掩膜，刻蚀所述第一开口与第二开口之间的栅氧化层与多晶硅层，从而形成位于所述第一开口与第二开口之间的第三开口，所述第三开口对应所述第一P型体区与第二P型体区之间的N型外延区，利用所述第一、第二及第三开口进行N型离子注入从而在所述第一P型体区表面形成第一N型注入区、在所述第二P型体区形成第二N型注入区、在所述第三开口对应的N型外延区表面形成第三N型注入区，去除第一光刻胶；
在所述多晶硅层上及所述第一、第二及第三开口中形成第一介质层；
刻蚀所述第一介质层形成贯穿所述第一开口中的第一介质层的第一注入窗口以及贯穿所述第二开口中的第一介质层的第二注入窗口，利用所述第一注入窗口与所述第二注入窗口进行第二次P型离子注入，从而在所述第一N型注入区中形成延伸至所述第一P型体区的第一P型注入区以及在所述第二N型注入区中形成延伸至所述第二P型体区的第二P型注入区；
在所述多晶硅层上、所述第一介质层上、所述第一P型注入区上及所述第二P型注入区上形成第二介质层；
使用第二光刻胶作为掩膜，刻蚀所述第二介质层，从而形成贯穿所述第二介质层且对应所述第一N型注入区与第一P型注入区的第一通孔以及贯穿所述第二介质层且对应所述第二N型注入区与第二P型注入区的第二通孔。
7.如权利要求6所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：形成第一金属层，所述第一金属层形成于所述第一及第二介质层上，所述第一金属层还经由所述第一通孔连接所述第一N型注入区与第一P型注入区，所述第一金属层也经由所述第二通孔连接所述第二N型注入区与第二P型注入区。
8.如权利要求7所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层形成于所述N型衬底远离所述N型外延区的表面。
9.如权利要求6所述的垂直双扩散场效应晶体管的制作方法，其特征在于：利用所述第一、第二及第三开口进行N型离子注入的步骤包括第一次N型离子注入及第二次N型离子注入，其中所述第一次N型离子注入的能量与所述第一次P型离子注入的能量相同，所述第一次N型离子注入的剂量小于或等于所述第一次P型离子注入的剂量，所述第二次N型离子注入的剂量与第一次N型离子注入的剂量相同，所述第二次N型离子注入的能量为所述第一次N型离子注入的能量的50％-80％。
10.如权利要求6所述的垂直双扩散场效应晶体管的制作方法，其特征在于：所述第二次P型离子的注入能量大于所述第一次N型离子注入的能量及所述第二次N型离子注入的能量，所述第二次P型离子注入的剂量大于所述第一及第二次N型离子注入的剂量总和。
CN201711367935.3A 2017-12-18 2017-12-18 垂直双扩散场效应晶体管及其制作方法 Pending CN108063160A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711367935.3A CN108063160A (zh) 2017-12-18 2017-12-18 垂直双扩散场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711367935.3A CN108063160A (zh) 2017-12-18 2017-12-18 垂直双扩散场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN108063160A true CN108063160A (zh) 2018-05-22

Family

ID=62138941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711367935.3A Pending CN108063160A (zh) 2017-12-18 2017-12-18 垂直双扩散场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN108063160A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299658A (ja) * 1992-04-20 1993-11-12 Nec Kansai Ltd 半導体装置及びその製造方法
CN1822396A (zh) * 2006-01-16 2006-08-23 电子科技大学 一种垂直双扩散金属氧化物半导体功率器件
CN105990152A (zh) * 2015-03-03 2016-10-05 北大方正集团有限公司 一种vdmos器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299658A (ja) * 1992-04-20 1993-11-12 Nec Kansai Ltd 半導体装置及びその製造方法
CN1822396A (zh) * 2006-01-16 2006-08-23 电子科技大学 一种垂直双扩散金属氧化物半导体功率器件
CN105990152A (zh) * 2015-03-03 2016-10-05 北大方正集团有限公司 一种vdmos器件及其制作方法

Similar Documents

Publication Publication Date Title
CN106298939A (zh) 一种具有复合介质层结构的积累型dmos
CN107910374A (zh) 超结器件及其制造方法
CN104617149B (zh) 隔离型nldmos器件及其制造方法
CN114267739A (zh) 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法
CN106098777A (zh) 一种分裂栅积累型dmos器件
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
CN115148820A (zh) 一种SiC沟槽MOSFET器件及其制造方法
WO2018040973A1 (zh) 集成有耗尽型结型场效应晶体管的器件及其制造方法
CN105845736A (zh) 一种ldmos器件结构及制作方法
WO2024037276A1 (zh) 一种深缓冲层高密度沟槽的igbt器件及其制备方法
CN108054211A (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN108091695A (zh) 垂直双扩散场效应晶体管及其制作方法
CN106409675A (zh) 耗尽型功率晶体管的制造方法
CN114068721B (zh) 双梯形槽保护梯形槽碳化硅mosfet器件及制造方法
CN103811545B (zh) 一种改善扩散区域形貌的功率器件及其制造方法
CN108063160A (zh) 垂直双扩散场效应晶体管及其制作方法
CN107919398A (zh) 半超结器件及其制造方法
CN106057906B (zh) 一种具有p型埋层的积累型dmos
CN108063159A (zh) 半导体功率器件的终端结构、半导体功率器件及其制作方法
CN108198860A (zh) 垂直双扩散场效应晶体管及其制作方法
CN110797263A (zh) 功率mosfet器件及其制造方法
CN107994077A (zh) 垂直双扩散场效应晶体管及其制作方法
CN105336612A (zh) 一种平面型vdmos器件及其制作方法
CN105405889B (zh) 一种具有全方位电流扩展路径的沟槽mosfet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180522