CN104617149B - 隔离型nldmos器件及其制造方法 - Google Patents

隔离型nldmos器件及其制造方法 Download PDF

Info

Publication number
CN104617149B
CN104617149B CN201510048207.0A CN201510048207A CN104617149B CN 104617149 B CN104617149 B CN 104617149B CN 201510048207 A CN201510048207 A CN 201510048207A CN 104617149 B CN104617149 B CN 104617149B
Authority
CN
China
Prior art keywords
type
deep trap
isolated form
type deep
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510048207.0A
Other languages
English (en)
Other versions
CN104617149A (zh
Inventor
段文婷
钱文生
刘冬华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510048207.0A priority Critical patent/CN104617149B/zh
Publication of CN104617149A publication Critical patent/CN104617149A/zh
Application granted granted Critical
Publication of CN104617149B publication Critical patent/CN104617149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种隔离型NLDMOS器件，在P型硅衬底上形成有两个独立的N型深阱；左N型深阱左部形成有一P阱；P阱左部形成有一P型重掺杂区及一源端N型重掺杂区；P阱右部上方及左N型深阱右部上方形成有栅氧化层；左N型深阱同右N型深阱之间的P型硅衬底上方及右N型深阱左部上方形成有场氧；右N型深阱右部形成有一漏端N型重掺杂区；场氧左部上方及栅氧化层上方形成有栅极多晶硅；场氧下方的P型硅衬底及右N型深阱中形成有漂移P型注入区，漂移P型注入区右部为分段间隔状。本发明还公开了该隔离型NLDMOS器件的制造方法。本发明，能在保证隔离型NLDMOS器件击穿电压不降低的同时使得器件导通电阻降低。

Description

隔离型NLDMOS器件及其制造方法
技术领域
本发明涉及半导体技术，特别涉及一种隔离型NLDMOS器件及其制造方法。
背景技术
LDMOS(横向扩散金属氧化物半导体)由于具有耐高压、大电流驱动能力、极低功耗以及可与CMOS集成等优点，目前在电源管理电路中被广泛采用。
隔离型NLDMOS器件，既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。击穿电压及导通电阻是衡量隔离型NLDMOS器件的关键参数。
现有一种隔离型NLDMOS(N型横向扩散金属氧化物半导体)器件，单元结构如图1所示，在P型硅衬底101上形成有左N型深阱102a、右N型深阱102b两个独立的N型深阱，左N型深阱102a左部形成有P阱104，P阱104左部形成有P型重掺杂区109及源端N型重掺杂区108a，P阱104右部、左N型深阱102a右上方形成有栅氧化层106，左N型深阱102a同右N型深阱102b之间的P型硅衬底101上方，及右N型深阱102b左部上方形成有场氧103，右N型深阱102b右部形成有漏端N型重掺杂区108b，场氧10左部及栅氧化层106上方形成有栅极多晶硅107a，场氧10右部上方形成有漏端多晶硅场板107b，层间介质110覆盖在器件表面，P型重掺杂区109及源端N型重掺杂区108a通过金属111穿过层间介质110的一金属111短接在一起，漏端N型重掺杂区108b同漏端多晶硅场板107b通过穿过层间介质110的另一金属111短接在一起，场氧10下方的P型硅衬底101及右N型深阱102b中形成有漂移P型注入区105b，P阱104中形成有一源端P型注入区105a。图1所示的隔离型NLDMOS器件，其漂移区的漂移P型注入区105b的注入，能加速漂移区耗尽，使击穿器件电压增加，但因为漂移P型注入区105b会补偿漂移区，减小漂移区有效掺杂浓度，压缩漂移区电流通道，所以这也会使得器件导通电阻增加。
发明内容
本发明要解决的技术问题是，在保证隔离型NLDMOS器件击穿电压不降低的同时使得器件导通电阻降低。
为解决上述技术问题，本发明提供的隔离型NLDMOS器件，其单元结构是，在P型硅衬底上形成有左N型深阱、右N型深阱两个独立的N型深阱；
所述左N型深阱，左部形成有一P阱；
所述P阱，左部形成有一P型重掺杂区及一源端N型重掺杂区；
所述P阱右部上方及所述左N型深阱右部上方，形成有栅氧化层；
所述左N型深阱同所述右N型深阱之间的P型硅衬底上方，及所述右N型深阱左部上方，形成有场氧；
所述右N型深阱，右部形成有一漏端N型重掺杂区；
所述场氧左部上方及所述栅氧化层上方，形成有栅极多晶硅；
所述场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；
所述漂移P型注入区，右部为分段间隔状。
较佳的，所述场氧右部上方形成有漏端多晶硅场板；
层间介质覆盖在器件表面；
所述P型重掺杂区同所述源端N型重掺杂区通过穿过层间介质的一金属短接在一起；
所述漏端N型重掺杂区同所述漏端多晶硅场板通过穿过层间介质的另一金属短接在一起。
较佳的，所述P阱中形成有一源端P型注入区。
较佳的，所述漂移P型注入区右部，为漂移P型注入区的1/2到2/3。
为解决上述技术问题，本发明提供的隔离型NLDMOS器件的制造方法，包括以下步骤：
一.在P型硅衬底上通过N型离子注入形成左N型深阱、右N型深阱两个独立的N型深阱；
二.利用有源区光刻，打开场氧区域，刻蚀场氧区，在左N型深阱同右N型深阱之间的P型硅衬底上方，及右N型深阱左部上方，生长场氧；
三.光刻打开阱注入区域，在左N型深阱左部注入P型离子形成P阱；
四.在所述场氧下方进行P型离子注入，在场氧下方的P型硅衬底及右N型深阱中形成有漂移P型注入区；
所述漂移P型注入区，右部为分段间隔注入；
五.进行后续工艺步骤，完成隔离型NLDMOS器件的制作。
较佳的，步骤五中的后续工艺步骤，包括：
(一).在硅片上，通过热氧化方法生长栅氧化层，淀积多晶硅；然后进行多晶硅栅刻蚀，形成隔离型NLDMOS器件的栅极多晶硅及漏端多晶硅场板；
所述栅极多晶硅，位于所述P阱右部上方、所述左N型深阱右部上方及所述场氧左部上方；
所述漏端多晶硅场板，位于所述场氧右部上方；
(二).选择性的进行源漏离子注入，在所述P阱左部分别形成P型重掺杂区和源端N型重掺杂区，在所述右N型深阱右部形成漏端N型重掺杂区；
(三).在硅片上，淀积层间介质，刻蚀出接触孔，然后淀积金属，再刻蚀出所需图案，形成隔离型NLDMOS器件的源端和本底区的引出金属，及漏端的引出金属，最后完成隔离型NLDMOS器件的制作。
较佳的，步骤四中，同时在所述P阱内进行P型离子注入，在所述P阱中形成有一源端P型注入区。
较佳的，步骤四中，所述漂移P型注入区右部，为漂移P型注入区的1/2到2/3。
较佳的，步骤四中，所述漂移P型注入区右部，为分段等间隔注入。
较佳的，步骤四中，注入的P型离子为硼离子，注入能量为1000kev到1500kev，注入剂量为1E12到1E14个每平方厘米。
本发明的隔离型NLDMOS器件及其制造方法，漂移区的漂移P型注入区105b右部为分段间隔注入，充分利用岛状P型注入区的二维耗尽特点，实现横向与纵向最大限度耗尽，既帮助漂移区完全耗尽，又增加了漂移区有效掺杂浓度，增加漂移区电流通道，从而在保证器件击穿电压不降低的同时使得器件导通电阻降低(在保持击穿电压不变的情况下，能使导通电阻降低达10％)。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有一种隔离型NLDMOS器件截面图；
图2是本发明的隔离型NLDMOS器件一实施例截面图；
图3是本发明的隔离型NLDMOS器件的制造方法一实施例N型深阱形成后截面图；
图4是本发明的隔离型NLDMOS器件的制造方法一实施例场氧形成后截面图；
图5是本发明的隔离型NLDMOS器件的制造方法一实施例P阱形成后截面图；
图6是本发明的隔离型NLDMOS器件的制造方法一实施例P型注入区形成后截面图；
图7是本发明的隔离型NLDMOS器件的制造方法一实施例栅极多晶硅形成后截面图；
图8是本发明的隔离型NLDMOS器件的制造方法一实施例源漏离子注入后截面图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
隔离型NLDMOS器件，单元结构如图2所示，在P型硅衬底101上形成有左N型深阱102a、右N型深阱102b两个独立的N型深阱；
所述左N型深阱102a，左部形成有一P阱104；
所述P阱104，左部形成有一P型重掺杂区109及一源端N型重掺杂区108a；
所述P阱104右部上方及所述左N型深阱102a右部上方，形成有栅氧化层106；
所述左N型深阱102a同所述右N型深阱102b之间的P型硅衬底101上方，及所述右N型深阱102b左部上方，形成有场氧103；
所述右N型深阱102b，右部形成有一漏端N型重掺杂区108b；
所述场氧103左部上方及所述栅氧化层106上方，形成有栅极多晶硅107a；
所述场氧103下方的P型硅衬底101及右N型深阱102b中，形成有漂移P型注入区105b；
所述漂移P型注入区105b，右部为分段间隔状。
较佳的，P型硅衬底101、P阱104、漂移P型注入区105b、P型重掺杂区109，P型掺杂浓度依次增加；
左N型深阱102a、右N型深阱102b的N型掺杂浓度,小于源端N型重掺杂区108a、漏端N型重掺杂区108b的N型掺杂浓度。
较佳的，所述场氧103右部上方形成有漏端多晶硅场板107b；
层间介质110覆盖在器件表面；
所述P型重掺杂区109同所述源端N型重掺杂区108a，通过穿过层间介质110的一金属111短接在一起；
所述漏端N型重掺杂区108b同所述漏端多晶硅场板107b通过穿过层间介质110的另一金属111短接在一起；
较佳的，所述P阱104中形成有一源端P型注入区105a。
较佳的，所述漂移P型注入区105b右部，约为漂移P型注入区105b的1/2到2/3。
实施例一的隔离型NLDMOS器件，漂移区的漂移P型注入区105b右部为分段间隔注入，充分利用岛状P型注入区的二维耗尽特点，实现横向与纵向最大限度耗尽，既帮助漂移区完全耗尽，又增加了漂移区有效掺杂浓度，增加漂移区电流通道，从而在保证器件击穿电压(可高达700V)不降低的同时使得器件导通电阻降低(在保持击穿电压不变的情况下，能使导通电阻降低达10％)。由于漂移区左端会出现电场峰值，如果漂移P型注入区左部分段会使漂移区左端很快达到临界电场，所以漂移P型注入区左部不分割，以降低漂移区左端峰值电场。
实施例二
实施例一的隔离型NLDMOS器件的制造方法，包括以下工艺步骤：
一.在P型硅衬底101上通过N型离子注入形成左N型深阱102a、右N型深阱102b两个独立的N型深阱，如图3所示；
二.利用有源区光刻，打开场氧区域，刻蚀场氧区，在左N型深阱102a同右N型深阱102b之间的P型硅衬底101上方，及右N型深阱102b左部上方，生长场氧103，如图4所示；
三.光刻打开阱注入区域，在左N型深阱102a左部注入P型杂质离子形成P阱104，如图5所示，P阱104作为隔离型NLDMOS器件的本底区；
四.在所述场氧下方进行P型离子注入，在场氧10下方的P型硅衬底101及右N型深阱102b中形成有漂移P型注入区105b，如图6所示；
所述漂移P型注入区105b，右部为分段间隔注入；
五.进行后续工艺步骤，完成隔离型NLDMOS器件的制作。
较佳的，步骤五中的后续工艺步骤，包括：
(一).在硅片上，通过热氧化方法生长栅氧化层106，淀积多晶硅107；然后进行多晶硅栅刻蚀，形成隔离型NLDMOS器件的栅极多晶硅107a及漏端多晶硅场板107b，如图7所示；
所述栅极多晶硅107a，位于所述P阱104右部上方、所述左N型深阱102a右部上方及所述场氧10左部上方；
所述漏端多晶硅场板107b，位于所述场氧10右部上方；
(二).选择性的进行常规的源漏离子注入，在所述P阱104左部分别形成P型重掺杂区109和源端N型重掺杂区108a，在所述右N型深阱102b右部形成漏端N型重掺杂区108b，如图8所示；
(三).在硅片上，淀积层间介质110，刻蚀出接触孔，然后淀积金属(例如铝)111，再刻蚀出所需图案，形成隔离型NLDMOS器件的源端和本底区的引出金属板，及漏端的引出金属板，最后完成隔离型NLDMOS器件的制作，如图2所示。
较佳的，步骤四中，同时在所述P阱104内进行P型离子注入，在所述P阱104中形成有一源端P型注入区105a。
较佳的，步骤四中，所述漂移P型注入区105b右部，约为漂移P型注入区105b的1/2到2/3。
较佳的，步骤四中，所述漂移P型注入区105b右部为分段等间隔注入。
较佳的，步骤四中，注入的P型离子为硼离子，注入能量为1000kev到1500kev，注入剂量为1E12到1E14个每平方厘米。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (8)

1.一种隔离型NLDMOS器件，其特征在于，在P型硅衬底上形成有左N型深阱、右N型深阱两个独立的N型深阱；
所述左N型深阱，左部形成有一P阱；
所述P阱，左部形成有一P型重掺杂区及一源端N型重掺杂区；
所述P阱右部上方及所述左N型深阱右部上方，形成有栅氧化层；
所述左N型深阱同所述右N型深阱之间的P型硅衬底上方，及所述右N型深阱左部上方，形成有场氧；
所述右N型深阱，右部形成有一漏端N型重掺杂区；
所述场氧左部上方及所述栅氧化层上方，形成有栅极多晶硅；
所述场氧下方的P型硅衬底及右N型深阱中，形成有漂移P型注入区；
所述漂移P型注入区，右部为分段间隔状，左部不分割；
所述漂移P型注入区右部，为漂移P型注入区的1/2到2/3。
2.根据权利要求1所述的隔离型NLDMOS器件，其特征在于，
所述场氧右部上方形成有漏端多晶硅场板；
层间介质覆盖在器件表面；
所述P型重掺杂区同所述源端N型重掺杂区通过穿过层间介质的一金属短接在一起；
所述漏端N型重掺杂区同所述漏端多晶硅场板通过穿过层间介质的另一金属短接在一起。
3.根据权利要求1所述的隔离型NLDMOS器件，其特征在于，
所述P阱中形成有一源端P型注入区。
4.一种隔离型NLDMOS器件的制造方法，其特征在于，包括以下步骤：
一.在P型硅衬底上通过N型离子注入形成左N型深阱、右N型深阱两个独立的N型深阱；
二.利用有源区光刻，打开场氧区域，刻蚀场氧区，在左N型深阱同右N型深阱之间的P型硅衬底上方，及右N型深阱左部上方，生长场氧；
三.光刻打开阱注入区域，在左N型深阱左部注入P型离子形成P阱；
四.在所述场氧下方进行P型离子注入，在场氧下方的P型硅衬底及右N型深阱中形成有漂移P型注入区；
所述漂移P型注入区，右部为分段间隔注入，左部为不分割注入；
所述漂移P型注入区右部，为漂移P型注入区的1/2到2/3；
五.进行后续工艺步骤，完成隔离型NLDMOS器件的制作。
5.根据权利要求4所述的隔离型NLDMOS器件的制造方法，其特征在于，
步骤五中的后续工艺步骤，包括：
(一).在硅片上，通过热氧化方法生长栅氧化层，淀积多晶硅；然后进行多晶硅栅刻蚀，形成隔离型NLDMOS器件的栅极多晶硅及漏端多晶硅场板；
所述栅极多晶硅，位于所述P阱右部上方、所述左N型深阱右部上方及所述场氧左部上方；
所述漏端多晶硅场板，位于所述场氧右部上方；
(二).选择性的进行源漏离子注入，在所述P阱左部分别形成P型重掺杂区和源端N型重掺杂区，在所述右N型深阱右部形成漏端N型重掺杂区；
(三).在硅片上，淀积层间介质，刻蚀出接触孔，然后淀积金属，再刻蚀出所需图案，形成隔离型NLDMOS器件的源端和本底区的引出金属，及漏端的引出金属，最后完成隔离型NLDMOS器件的制作。
6.根据权利要求4所述的隔离型NLDMOS器件的制造方法，其特征在于，
步骤四中，同时在所述P阱内进行P型离子注入，在所述P阱中形成有一源端P型注入区。
7.根据权利要求4所述的隔离型NLDMOS器件的制造方法，其特征在于，
步骤四中，所述漂移P型注入区右部，为分段等间隔注入。
8.根据权利要求4所述的隔离型NLDMOS器件的制造方法，其特征在于，
步骤四中，注入的P型离子为硼离子，注入能量为1000kev到1500kev，注入剂量为1E12到1E14个每平方厘米。
CN201510048207.0A 2015-01-30 2015-01-30 隔离型nldmos器件及其制造方法 Active CN104617149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510048207.0A CN104617149B (zh) 2015-01-30 2015-01-30 隔离型nldmos器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510048207.0A CN104617149B (zh) 2015-01-30 2015-01-30 隔离型nldmos器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104617149A CN104617149A (zh) 2015-05-13
CN104617149B true CN104617149B (zh) 2018-06-19

Family

ID=53151507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510048207.0A Active CN104617149B (zh) 2015-01-30 2015-01-30 隔离型nldmos器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104617149B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104992977B (zh) * 2015-05-25 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN105206675A (zh) * 2015-08-31 2015-12-30 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN105679831B (zh) * 2016-03-16 2018-08-21 上海华虹宏力半导体制造有限公司 横向扩散场效应晶体管及其制造方法
CN109411527A (zh) * 2018-09-22 2019-03-01 天津大学 一种采用降低表面电场技术的n型ldmos
CN112349778B (zh) * 2019-08-08 2022-02-22 天津大学 一种具有hvbn结构的resurf ldmos器件
CN112349764A (zh) * 2019-08-08 2021-02-09 天津大学 一种具有场限环结构的resurf ldmos器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1227523A2 (en) * 2001-01-24 2002-07-31 Power Integrations, Inc. High-Voltage transistor with buried conduction layer and method of making the same
CN102122668A (zh) * 2010-01-11 2011-07-13 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN103178087A (zh) * 2011-12-26 2013-06-26 上海华虹Nec电子有限公司 超高压ldmos器件结构及制备方法
CN103633089A (zh) * 2012-08-20 2014-03-12 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制造方法
CN104218084A (zh) * 2013-06-04 2014-12-17 美格纳半导体有限公司 半导体功率器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618775B1 (ko) * 2004-12-31 2006-08-31 동부일렉트로닉스 주식회사 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1227523A2 (en) * 2001-01-24 2002-07-31 Power Integrations, Inc. High-Voltage transistor with buried conduction layer and method of making the same
CN102122668A (zh) * 2010-01-11 2011-07-13 世界先进积体电路股份有限公司 半导体结构及其制造方法
CN103178087A (zh) * 2011-12-26 2013-06-26 上海华虹Nec电子有限公司 超高压ldmos器件结构及制备方法
CN103633089A (zh) * 2012-08-20 2014-03-12 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制造方法
CN104218084A (zh) * 2013-06-04 2014-12-17 美格纳半导体有限公司 半导体功率器件及其制造方法

Also Published As

Publication number Publication date
CN104617149A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN104617149B (zh) 隔离型nldmos器件及其制造方法
CN104992977A (zh) Nldmos器件及其制造方法
CN105070759A (zh) Nldmos器件及其制造方法
CN106298935B (zh) Ldmos器件及其制造方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN104617148B (zh) 隔离型nldmos器件及其制造方法
CN104716177A (zh) 一种改善漏电的射频ldmos器件及其制造方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
CN107342326A (zh) 一种降低导通电阻的功率半导体器件及制造方法
CN102130153B (zh) 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法
CN108807541A (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
CN104009087B (zh) 一种静电屏蔽效应晶体管及其设计方法
CN109698239A (zh) Nldmos器件及其制造方法
CN105206675A (zh) Nldmos器件及其制造方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN101393857A (zh) 在超高密度沟槽型功率器件设计中实现分阱结构的方法
CN111261718A (zh) Nldmos器件及工艺方法
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN105914238B (zh) 高压jfet器件及工艺方法
CN106876337B (zh) Nldmos集成器件及其制备方法
CN205564757U (zh) 一种超低功耗半导体功率器件
CN109166920A (zh) Nldmos器件及工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant