CN117253923A - 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺 - Google Patents

集成jbs的凸台分裂栅碳化硅mosfet及制备工艺 Download PDF

Info

Publication number
CN117253923A
CN117253923A CN202311544155.7A CN202311544155A CN117253923A CN 117253923 A CN117253923 A CN 117253923A CN 202311544155 A CN202311544155 A CN 202311544155A CN 117253923 A CN117253923 A CN 117253923A
Authority
CN
China
Prior art keywords
region
boss
jbs
silicon carbide
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311544155.7A
Other languages
English (en)
Inventor
任真伟
王晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Original Assignee
Chongqing Pingchuang Semiconductor Research Institute Co ltd
Shenzhen Pingchuang Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Pingchuang Semiconductor Research Institute Co ltd, Shenzhen Pingchuang Semiconductor Co ltd filed Critical Chongqing Pingchuang Semiconductor Research Institute Co ltd
Priority to CN202311544155.7A priority Critical patent/CN117253923A/zh
Publication of CN117253923A publication Critical patent/CN117253923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体技术领域，具体涉及一种集成JBS的凸台分裂栅碳化硅MOSFET及制备工艺。MOSFET，包括N+衬底区、N‑漂移区、JFET区、P阱区、凸台P+区、平台P+区，N+区、栅氧化层、栅极、绝缘氧化层、第一金属层、第二金属层、源极和漏极，N‑漂移区包括设置凸台P+区的凸台结构，JBS集成在凸台结构。本发明还提供集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺。本发明MOSFET在凸台结构中集成JBS，解决了现有集成JBS的MOSFET器件可靠性低及整体导通电阻高的问题。

Description

集成JBS的凸台分裂栅碳化硅MOSFET及制备工艺
技术领域
本发明属于半导体技术领域，具体涉及一种集成JBS的凸台分裂栅碳化硅MOSFET及制备工艺。
背景技术
功率碳化硅金属-氧化物半导体场效应晶体管（Metal-Oxide-SemiconductorField-Effect Transistor, MOSFET）应用于大功率变流器时，需要并联一个续流二极管在MOS关断时提供电流通路。现有技术中，通过堆叠硬件的方式在外部反向并联肖特基势垒二极管（SBD）会增大电路规模及系统成本，降低集成度，引入更多寄生的电容电感。通过新的元胞结构设计，将SBD集成到碳化硅MOSFET器件内部，不但能够减少器件的封装成本，提高器件集成度，还能避免额外的寄生效应。此外，集成SBD的碳化硅MOSFET结构中，碳化硅MOSFET和SBD共用一个漂移区和结终端，从而可以进一步减小芯片面积。
近些年很多新的集成SBD的碳化硅平面MOSFET结构被提出，主要分为以下三大类：在碳化硅MOSFET芯片内部留出区域做SBD的胞外集成结构；将SBD结构插入碳化硅MOSFET元胞P阱表面的P+欧姆接触区中的裂源结构；以及将SBD结构插入碳化硅MOSFET元胞栅极区域的裂栅结构。
然而，现有的采用裂栅集成SBD方法得到的碳化硅MOSFET结构至少存在以下技术问题：MOSFET结构需外接续流二极管，系统体积大，成本高；胞外集成结势垒肖特基二极管（JBS）结构集成效率低，所需器件面积大；存在栅氧化层电场过高的问题，可靠性低；引入的JBS结构占JFET区比例大，显著增加了JFET区域电阻和元胞节距，导致器件整体导通电阻上升。
发明内容
鉴于上述技术问题，本发明提供一种集成JBS的凸台分裂栅碳化硅MOSFET及制备工艺，以解决或至少缓解上述集成JBS的凸台分裂栅碳化硅MOSFET及制备工艺中存在的至少一个技术问题。
根据本发明的具体实施方式，第一方面，本发明提供了一种集成结势垒肖特基二极管（JBS）的凸台分裂栅碳化硅MOSFET，所述集成JBS的凸台分裂栅碳化硅MOSFET的元胞结构包括：
N+衬底区，所述N+衬底区的下表面设置漏极金属区；
N-漂移区，设置在所述N+衬底区的上表面，所述N-漂移区包括凸台结构和平台结构，所述凸台结构上间隔设置多个凸台P+区，JBS结构集成在所述凸台结构中；
P阱区，设置在所述N-漂移区的平台结构上表面并延伸到所述N-漂移区的侧面，P阱区的上表面平行设置平台P+区和N+区；
栅氧化层，设置在所述N-漂移区的平台结构上表面并与部分N+区和P阱区接触；
栅极，设置在所述栅氧化层的上表面，
绝缘氧化层，覆盖所述栅氧化层和所述栅极，
第一金属层和第二金属层，分别设置在所述绝缘氧化层的两侧，且所述第一金属层设置在平台P+区和N+区的上表面，所述第二金属层设置在所述凸台结构的上表面，所述平台P+区、N+区和凸台P+区的上方形成欧姆接触，相邻凸台P+区之间的N-漂移区的上方形成肖特基接触；
结型场效应晶体管（JFET）区或者电流扩展层（CSL），设置在所述N-漂移区的上方，所述JFET区位于所述P阱区的一侧，所述CSL区位于所述P阱区的一侧以及下方，且所述CSL的深度大于所述P阱区的深度；
源极金属区，设置在所述第一金属层、第二金属层和绝缘氧化层的上方。
在一些可选实施例中，所述凸台P+区上方形成欧姆接触，N-漂移区上方形成肖特基接触，形成PiN二极管和SBD二极管交替排列的结构，进而形成所述JBS结构。
在一些可选实施例中，所述JBS结构为纵向排布且未占用JFET区域。
在一些可选实施例中，所述集成JBS的凸台分裂栅碳化硅MOSFET包括多个元胞结构，所述凸台结构设置在相邻元胞结构的两个栅极之间。
在一些可选实施例中，所述JFET区位于相邻的所述P阱区之间，所述CSL位于相邻的所述P阱区之间以及所述P阱区的下方。
在一些可选实施例中，所述栅极包括多晶硅栅极、金属栅极中的至少一种。
第二方面，本发明提供了一种如前所述的集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺，包括以下步骤：
步骤（1），提供表面设置N-漂移区的N+衬底区，在N-漂移区注入间隔的P+区域；
步骤（2），刻蚀所述N-漂移区，使得所述N-漂移区形成凸台结构，所述凸台结构的高度大于等于所述P+区域结深；
步骤（3），在所述N-漂移区的平台结构注入P阱区，所述P阱区设置在所述N-漂移区的平台结构上表面并延伸到所述N-漂移区的侧面；
步骤（4），在所述P阱区的表面注入N+区以及P+区；
步骤（5），在所述N-漂移区平台结构的表面生长栅氧化层，并在所述栅氧化层上淀积栅极，然后在所述栅极的上方淀积绝缘氧化层，所述绝缘氧化层覆盖所述栅氧化层和所述栅极；
步骤（6），在所述绝缘氧化层一侧的平台结构表面溅射第一金属层，形成欧姆接触，在所述绝缘氧化层另一侧的凸台结构表面溅射第二金属层，形成欧姆接触和肖特基接触；
步骤（7），栅极接触开孔；
步骤（8），在所述第一金属层、第二金属层和绝缘氧化层区的上方形成源极金属区；
步骤（9），在所述N+衬底区的背面形成漏极金属区。
在一些可选实施例中，步骤（4）中，光刻注入所述P+区，然后高温退火激活注入离子，退火温度为1000~2000℃。
在一些可选实施例中，所述电流扩展层通过多次离子注入或者二次外延形成。
在一些可选实施例中，步骤（6）中，溅射所述第一金属层和第二金属层之后，进一步退火形成所述欧姆接触和肖特基接触，退火温度为1000~2000℃。
本发明实施例的上述方案与现有技术相比，至少具有以下有益效果：
（1）本发明提供的集成JBS的凸台分裂栅碳化硅MOSFET是一种集成JBS的凸台分裂栅碳化硅MOSFET，具有分裂栅结构，能够降低栅漏电容，提高器件高频性能。
（2）本发明提供的集成JBS的凸台分裂栅碳化硅MOSFET的凸台P+区和P-阱区在器件承担耐压时能够耗尽部分JFET区或者CSL区，从而降低了分裂栅结构栅氧化层拐角处的高电场，提高了栅氧化层可靠性。通过凸台JBS区域的屏蔽作用解决了栅氧化层电场过高的问题，可靠性更高。解决现有技术中存在栅氧化层电场过高、可靠性低的问题。
（3）本发明提供的集成JBS的凸台分裂栅碳化硅MOSFET中的JBS结构实现了胞内集成SBD，且降低了器件承担耐压时的SBD区域的漏电流；本发明的凸台JBS结构在纵向排列且不位于器件的JFET区或者CSL中，不会显著增加JFET或者CSL的区域电阻，因此器件导通电阻低。而且JBS结构为纵向排列方式，大大降低了元胞节距，进一步降低了导通电阻。解决现有技术中引入的JBS结构占JFET区或者CSL区比例大，显著增加JFET或者CSL区域电阻和元胞节距，导致器件整体导通电阻较大的技术问题。
（4）本发明提供的集成JBS的凸台分裂栅碳化硅MOSFET在凸台集成JBS结构，内部集成JBS二极管，系统体积小、成本低、集成效率高，进而避免现有技术中需外接续流二极管，系统体积大，成本高；或者胞外集成JBS结构，集成效率低，所需器件面积大等技术问题。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据附图获得其他的附图。
图1为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的结构示意图；
图2为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET在AA’截面的示意图；
图3为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET在BB’截面的示意图；
图4为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET在CC’截面的示意图；
图5为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（1）的示意图；
图6为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（2）的示意图；
图7为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（3）的示意图；
图8为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（4）中在P阱区的表面注入N+区的示意图；
图9为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（4）中在P阱区的表面注入P+区的示意图；
图10为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（5）中生长和栅氧化层和淀积栅极的示意图；
图11为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（5）中淀积绝缘氧化层的示意图；
图12为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（6）溅射第一金属层和第二金属层的示意图；
图13为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（8）形成源极金属区的示意图；
图14为本发明实施例中集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺中步骤（9）在N+衬底区的背面形成漏极金属区的示意图；
图15为本发明另一实施例中集成JBS的凸台分裂栅碳化硅MOSFET的结构示意图。
具体实施方式中的附图标号如下：
集成JBS的凸台分裂栅碳化硅MOSFET的元胞结构100；N+衬底区1，N-漂移区2，结型场效应晶体管（JFET）区3，P阱区4，凸台P+区5，平台P+区6，N+区7，栅氧化层8，多晶硅栅极9，绝缘氧化层10，第一金属层11，第二金属层12，源极金属区13，漏极金属区14。
具体实施方式
下面结合说明书附图，对本发明实施例的技术方案进行详细说明。
以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明的描述中，本发明术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本发明所描述的实施例可以与其它实施例相结合。
在本发明实施例的描述中，符号“ ~”表示包括“~”前后的两个端点数据以及两个端点之间的所有数据，例如A~B，表示大于等于A小于等于B的所有数据。
在本发明实施例的描述中，技术术语“侧面”“一侧”“两侧”“上”“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明实施例的限制。
在本发明实施例的描述中，技术术语“第一”“第二”等仅用于区别不同对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量、特定顺序或主次关系。在本发明实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
请参阅图1，本发明第一实施例提供一种集成结势垒肖特基二极管（JBS）的凸台分裂栅碳化硅MOSFET，集成JBS的凸台分裂栅碳化硅MOSFET的元胞结构100包括：N+衬底区1、N-漂移区2、结型场效应晶体管（JFET）区3、P阱区4、凸台P+区5、平台P+区6，N+区7、栅氧化层8、多晶硅栅极9、绝缘氧化层10、第一金属层11、第二金属层12、源极金属区13和漏极金属区14。
所述N-漂移区2设置在所述N+衬底区1的上表面，所述N-漂移区2包括凸台结构和平台结构，所述凸台结构在平台结构上凸出。所述凸台P+区5间隔设置在凸台结构上。所述P阱区4设置在所述N-漂移区2的平台结构的上表面并延伸到所述N-漂移区2的侧面。所述JFET区3设置在所述N-漂移区2的上方，并位于所述P阱区4的一侧。所述平台P+区6和N+区7平行设置在所述P阱区4的表面，且所述平台P+区6远离所述凸台结构，所述N+区7靠近所述凸台结构。所述栅氧化层8设置在N-漂移区2的平台结构上表面。所述多晶硅栅极9设置在所述栅氧化层8的上表面。所述绝缘氧化层10覆盖所述栅氧化层8和所述多晶硅栅极9。所述第一金属层11和第二金属层12分别设置在所述绝缘氧化层10的两侧，且所述第一金属层11设置在所述N-漂移区2的平台P+区6和N+区7的上表面，所述第二金属层12设置在所述N-漂移区2的凸台结构上凸台P+区5的上表面。所述源极金属区13设置在所述第一金属层11、第二金属层12和绝缘氧化层10的上方。所述漏极金属区14设置在所述N+衬底区1的下表面。
所述N+衬底区1的材料和尺寸可以根据实际需要进行选择。
所述N-漂移区2的材料为碳化硅。
相邻的凸台P+区5的间隔优选但不限于为0.5~3.0μm，凸台P+区5的结深优选但不限于为0.5~1.5μm，掺杂浓度优选大于1e19cm-3。
所述凸台结构的横向尺寸可以根据设计需求选择，只要保证凸台结构的高度大于等于凸台P+区5的结深即可。优选的，所述凸台结构的横向尺寸为0.2~3.0μm。
优选的，所述P阱区4在N-漂移区2的平台结构上表面的延伸方向平行于所述凸台结构的长度方向。所述P阱区4的结深优选但不限于为0.5~1.5μm，峰值浓度优选但不限于为1e17~1e19cm-3。
所述N+区7的结深优选但不限于为0.1~0.4μm，峰值浓度优选大于1e19cm-3。
所述平台P+区6的结深优选但不限于为0.2~1.0μm，峰值浓度优选大于1e19cm-3。
所述栅氧化层8的厚度优选但不限于为30~100nm。所述栅氧化层8的材料为二氧化硅。
所述多晶硅栅极9的厚度优选但不限于为1.0μm~3.0μm。可以理解，栅极9的材料并不限定于多晶硅，也可以选择其它的栅极材料，例如，金属栅极等。
所述绝缘氧化层10的宽度优选但不限于为0.5~1.5μm，厚度优选但不限于为0.5~1.5μm。所述绝缘氧化层10的材料可以为硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）等。
集成JBS的凸台分裂栅碳化硅MOSFET包括多个元胞结构100时，凸台结构设置在相邻元胞结构100的两个栅极9之间。请参阅图2，在两个分裂的多晶硅栅极9中间具有凸台P+区5，分裂栅中心的凸台P+区5在承担耐压时会同两侧P阱区4一起向JFET区3延伸耗尽区，可以屏蔽分裂栅栅氧化层拐角处的电场，大大降低最大栅氧化层电场，提高器件可靠性，进而避免或缓解传统分裂栅极结构在关断状态下承担耐压时，由于P阱区电场屏蔽能力有限，在分裂栅栅氧化层拐角处（图2中圆圈处）会产生高电场，严重影响器件的栅氧化层可靠性的技术问题。
请参阅图3，在相邻的两个分裂多晶硅栅极9中间的凸台处形成了肖特基接触，进而形成SBD结构，即在分裂的多晶硅栅极9中间集成了SBD结构，在MOSFET工作中可充当续流二极管使用。SBD结构虽然势垒低，但在器件关断承担耐压时如果不加以屏蔽会具有很大的漏电流。本发明的结构中有两种屏蔽SBD电场的结构，首先是相较于传统的裂栅型集成SBD，本结构中凸出的SBD区域到P阱区4底部距离更远了，因此在承担耐压时P阱区4对凸出SBD区域的电场屏蔽能力更强。其次，如图4所示，在正交方向上，凸台结构中具有间隔设置的凸台P+区5，在一定工艺条件下，会在P+区上方形成欧姆接触，在N-区则会形成肖特基接触，由此就形成了PiN二极管和SBD二极管交替排列的结构，即JBS二极管，在承担耐压时，P+区域会与SBD区域相互耗尽，从而降低SBD处的电场强度，显著降低了器件的漏电流。
由图2和3还可以看出，集成的凸台JBS结构仅在凸台结构中，并没有位于所述JFET区3中，因此不会影响所述JFET区3的电阻，相较于现有的分裂栅集成JBS的结构，本发明的结构的JFET区域电阻更低，器件整体导通电阻也更低。从图2-4中还可以看出，本发明结构中集成的JBS结构为纵向排列方式，大大降低了元胞节距，进一步降低了导通电阻。
集成JBS的凸台分裂栅碳化硅MOSFET包括多个元胞结构100时，JFET区位于相邻的P阱区4之间。
所述第一金属层11、第二金属层12、源极金属区13和漏极金属区14可以为本领域常用的金属材料。第一金属层11为欧姆接触金属。第二金属层12为肖特基接触金属。作为示例，所述第一金属层11的材料包括但不限于镍、钛、铝、钨等、第二金属层12的材料包括但不限于金、钯、钛、钴等、源极金属区13的材料包括但不限于铝，或者以铝为主体，以钛镍银或者镍钯金做表面，漏极金属区14的材料包括但不限于钛、镍、银等。
本发明第二实施例提供上述集成结势垒肖特基二极管（JBS）的凸台分裂栅碳化硅MOSFET元胞结构100的制备工艺，包括以下步骤：
步骤（1），提供表面设置N-漂移区的N+衬底区，在N-漂移区注入间隔的P+区域，如图5所示；
步骤（2），刻蚀所述N-漂移区，使得所述N-漂移区形成凸台区域，所述凸台区域的高度大于等于所述P+区域结深，如图6所示；
步骤（3），在所述N-漂移区的平台区域注入P阱区，所述P阱区设置在所述N-漂移区的平台区域上表面并延伸到所述N-漂移区的侧面，如图7所示；
步骤（4），在所述P阱区的表面注入N+区以及P+区，如图8和9所示；
步骤（5），在所述N-漂移区平台区域的表面生长栅氧化层，并在所述栅氧化层上淀积栅极，然后在所述栅极的上方淀积绝缘氧化层，所述绝缘氧化层覆盖所述栅氧化层和所述栅极，如图10和11所示；
步骤（6），在所述绝缘氧化层一侧的平台区域表面溅射第一金属层，形成欧姆接触，在所述绝缘氧化层另一侧的凸台区域表面溅射第二金属层，形成欧姆接触和肖特基接触，如图12所示；
步骤（7），栅极接触开孔（图未示）；
步骤（8），在所述第一金属层、第二金属层和绝缘氧化层区的上方形成源极金属区，如图13所示；
步骤（9），在N+衬底区的背面形成漏极金属区，如图14所示。
所述N+衬底区1的材料和尺寸可以根据实际需要进行选择。所述N-漂移区2的材料为碳化硅。
步骤（1）中，相邻的P+区域的间隔优选但不限于为0.5~3.0μm，P+区域的结深优选但不限于为0.5~1.5μm，掺杂浓度优选大于1e19cm-3。
步骤（2）中，所述凸台结构的横向尺寸可以根据设计需求选择，只要保证凸台结构的高度大于等于P+区域的结深即可。优选的，所述凸台结构的横向尺寸为0.2~3.0μm。该步骤（2）中P+区域对应形成所述凸台P+区5。
步骤（3）中，优选在所述N-漂移区的平台结构光刻注入P阱区，所述P阱区的结深优选但不限于为0.5~1.5μm，峰值浓度优选但不限于为1e17~1e19cm-3。优选的，所述P阱区在N-漂移区的平台结构上表面的延伸方向平行于所述凸台结构的长度方向。
步骤（4）中，优选在所述P阱区的表面光刻注入N+区。N+区的结深优选但不限于为0.1~0.4μm，峰值浓度优选大于1e19cm-3。
光刻注入P+区，P+区结深优选但不限于为0.2~1.0μm，峰值浓度优选大于1e19cm-3，然后高温退火，激活注入离子并修复注入损伤，退火温度优选但不限于为1000℃~2000℃，退火时间优选但不限于为0.1~1h。该步骤（4）中P+区对应形成所述平台P+区6。
步骤（5）中，在所述N-漂移区平台结构的表面生长栅氧化层的方法，在所述栅氧化层上淀积多晶硅栅极的方法，以及在所述栅极的上方淀积绝缘氧化层的方法均可以选择现有的本领域技术的常用方法。
所述栅氧化层8的厚度优选但不限于为30~100nm。所述栅氧化层8的材料为二氧化硅。
所述多晶硅栅极的厚度优选但不限于为1.0μm~3.0μm。可以理解，栅极的材料并不限定于多晶硅，也可以选择其它的栅极材料，例如，金属栅极等。
所述绝缘氧化层10的宽度优选但不限于为0.5~1.5μm，厚度优选但不限于为0.5~1.5μm。所述绝缘氧化层10的材料可以为硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）等。
步骤（6）中，优选的，溅射第一金属层和第二金属层之后，进一步退火形成所述欧姆接触和肖特基接触，退火温度优选但不限于为1000~2000℃，第一金属层和第二金属层的厚度优选但不限于为0.05~0.5μm。
步骤（8）中，优选的，通过金属淀积刻蚀在所述第一金属层、第二金属层和绝缘氧化层区的上方形成源极金属区。所述源极金属区的材料优选但不限于包括铝，或者以铝为主体，以钛镍银或者镍钯金做表面。源极金属区的厚度优选但不限于为1.0~8.0μm。
步骤（9）中，优选的，通过金属溅射淀积在N+衬底区的背面形成漏极金属区，更优选的，在金属溅射淀积之前还对N+衬底区进行减薄。所述漏极金属区的厚度优选但不限于0.5~5.0μm。
请参阅图15，本发明第三实施例提供一种集成JBS的凸台分裂栅碳化硅MOSFET，本实施例中的集成JBS的凸台分裂栅碳化硅MOSFET与第一实施例中的集成JBS的凸台分裂栅碳化硅MOSFET基本相同，其区别仅在于：将第一实施例中的元胞结构100中的所述JFET区3替换为电流扩展层（CSL），CSL可通过多次离子注入或者二次外延形成。CSL位于P阱区的一侧以及下方，且CSL的深度大于P阱区的深度。
集成JBS的凸台分裂栅碳化硅MOSFET包括多个元胞结构时，CSL位于相邻的所述P阱区之间以及P阱区的下方。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中发明的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.集成JBS的凸台分裂栅碳化硅MOSFET，其特征在于，所述集成JBS的凸台分裂栅碳化硅MOSFET的元胞结构包括：
N+衬底区，所述N+衬底区的下表面设置漏极金属区；
N-漂移区，设置在所述N+衬底区的上表面，所述N-漂移区包括凸台结构和平台结构，所述凸台结构上间隔设置多个凸台P+区，JBS结构集成在所述凸台结构中；
P阱区，设置在所述N-漂移区的平台结构上表面并延伸到所述N-漂移区的侧面，P阱区的上表面平行设置平台P+区和N+区；
栅氧化层，设置在所述N-漂移区的平台结构上表面并与部分N+区和P阱区接触；
栅极，设置在所述栅氧化层的上表面，
绝缘氧化层，覆盖所述栅氧化层和所述栅极，
第一金属层和第二金属层，分别设置在所述绝缘氧化层的两侧，且所述第一金属层设置在平台P+区和N+区的上表面，所述第二金属层设置在所述凸台结构的上表面，所述平台P+区、N+区和凸台P+区的上方形成欧姆接触，相邻凸台P+区之间的N-漂移区的上方形成肖特基接触；
结型场效应晶体管JFET区或者电流扩展层CSL区，设置在所述N-漂移区的上方，所述JFET区位于所述P阱区的一侧，所述CSL区位于所述P阱区的一侧以及下方，且所述CSL的深度大于所述P阱区的深度；
源极金属区，设置在所述第一金属层、第二金属层和绝缘氧化层的上方。
2.根据权利要求1所述的集成JBS的凸台分裂栅碳化硅MOSFET ，其特征在于，所述凸台P+区上方形成欧姆接触，N-漂移区上方形成肖特基接触，形成PiN二极管和SBD二极管交替排列的结构，进而形成所述JBS结构。
3.根据权利要求1所述的集成JBS的凸台分裂栅碳化硅MOSFET，其特征在于，所述JBS结构为纵向排布且未占用JFET区域。
4.根据权利要求1所述的集成JBS的凸台分裂栅碳化硅MOSFET，其特征在于，所述集成JBS的凸台分裂栅碳化硅MOSFET包括多个元胞结构，所述凸台结构设置在相邻元胞结构的两个栅极之间。
5.根据权利要求4所述的集成JBS的凸台分裂栅碳化硅MOSFET ，其特征在于，所述JFET区位于相邻的所述P阱区之间，所述CSL位于相邻的所述P阱区之间以及所述P阱区的下方。
6.根据权利要求1所述的集成JBS的凸台分裂栅碳化硅MOSFET ，其特征在于，所述栅极包括多晶硅栅极、金属栅极中的至少一种。
7.一种如权利要求1-6任一所述的集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺，其特征在于，包括以下步骤：
步骤（1），提供表面设置N-漂移区的N+衬底区，在N-漂移区注入间隔的P+区域；
步骤（2），刻蚀所述N-漂移区，使得所述N-漂移区形成凸台结构，所述凸台结构的高度大于等于所述P+区域结深；
步骤（3），在所述N-漂移区的平台结构注入P阱区，所述P阱区设置在所述N-漂移区的平台结构上表面并延伸到所述N-漂移区的侧面；
步骤（4），在所述P阱区的表面注入N+区以及P+区；
步骤（5），在所述N-漂移区平台结构的表面生长栅氧化层，并在所述栅氧化层上淀积栅极，然后在所述栅极的上方淀积绝缘氧化层，所述绝缘氧化层覆盖所述栅氧化层和所述栅极；
步骤（6），在所述绝缘氧化层一侧的平台结构表面溅射第一金属层，形成欧姆接触，在所述绝缘氧化层另一侧的凸台结构表面溅射第二金属层，形成欧姆接触和肖特基接触；
步骤（7），栅极接触开孔；
步骤（8），在所述第一金属层、第二金属层和绝缘氧化层区的上方形成源极金属区；
步骤（9），在所述N+衬底区的背面形成漏极金属区。
8.根据权利要求7所述的集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺，其特征在于，步骤（4）中，光刻注入所述P+区，然后高温退火激活注入离子，退火温度为1000~2000℃。
9.根据权利要求7所述的集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺，其特征在于，所述电流扩展层通过多次离子注入或者二次外延形成。
10.根据权利要求7所述的集成JBS的凸台分裂栅碳化硅MOSFET的制备工艺，其特征在于，步骤（6）中，溅射所述第一金属层和第二金属层之后，进一步退火形成所述欧姆接触和肖特基接触，退火温度为1000~2000℃。
CN202311544155.7A 2023-11-20 2023-11-20 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺 Pending CN117253923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311544155.7A CN117253923A (zh) 2023-11-20 2023-11-20 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311544155.7A CN117253923A (zh) 2023-11-20 2023-11-20 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺

Publications (1)

Publication Number Publication Date
CN117253923A true CN117253923A (zh) 2023-12-19

Family

ID=89137347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311544155.7A Pending CN117253923A (zh) 2023-11-20 2023-11-20 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺

Country Status (1)

Country Link
CN (1) CN117253923A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136672A (zh) * 2024-04-30 2024-06-04 河北博威集成电路有限公司 集成sbd的碳化硅mosfet器件及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
US20180090571A1 (en) * 2016-09-28 2018-03-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN108198857A (zh) * 2017-12-28 2018-06-22 北京世纪金光半导体有限公司 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构
CN109216351A (zh) * 2017-07-05 2019-01-15 意法半导体股份有限公司 具有集成二极管的碳化硅mosfet器件及其制造方法
KR20220030585A (ko) * 2020-09-03 2022-03-11 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
CN114784108A (zh) * 2022-04-21 2022-07-22 电子科技大学 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN115332317A (zh) * 2022-10-13 2022-11-11 深圳平创半导体有限公司 集成sbd的碳化硅平面mosfet及其制造方法
CN115579399A (zh) * 2022-12-12 2023-01-06 深圳平创半导体有限公司 一种碳化硅mosfet元胞版图结构
CN115602730A (zh) * 2022-12-15 2023-01-13 深圳市森国科科技股份有限公司（Cn） 一种半导体场效应晶体管及其制备方法、电路板、设备
CN115881797A (zh) * 2022-12-29 2023-03-31 大连海事大学 一种碳化硅器件及其制备方法
CN117080077A (zh) * 2023-09-25 2023-11-17 南京芯干线科技有限公司 一种mosfet器件制备方法及mosfet器件

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018055318A1 (en) * 2016-09-23 2018-03-29 Dynex Semiconductor Limited A Power MOSFET with an Integrated Schottky Diode
US20180090571A1 (en) * 2016-09-28 2018-03-29 Toyota Jidosha Kabushiki Kaisha Semiconductor device
CN107871786A (zh) * 2016-09-28 2018-04-03 丰田自动车株式会社 半导体装置
CN109216351A (zh) * 2017-07-05 2019-01-15 意法半导体股份有限公司 具有集成二极管的碳化硅mosfet器件及其制造方法
CN108198857A (zh) * 2017-12-28 2018-06-22 北京世纪金光半导体有限公司 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构
KR20220030585A (ko) * 2020-09-03 2022-03-11 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법
CN114784108A (zh) * 2022-04-21 2022-07-22 电子科技大学 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法
CN115332317A (zh) * 2022-10-13 2022-11-11 深圳平创半导体有限公司 集成sbd的碳化硅平面mosfet及其制造方法
CN115579399A (zh) * 2022-12-12 2023-01-06 深圳平创半导体有限公司 一种碳化硅mosfet元胞版图结构
CN115602730A (zh) * 2022-12-15 2023-01-13 深圳市森国科科技股份有限公司（Cn） 一种半导体场效应晶体管及其制备方法、电路板、设备
CN115881797A (zh) * 2022-12-29 2023-03-31 大连海事大学 一种碳化硅器件及其制备方法
CN117080077A (zh) * 2023-09-25 2023-11-17 南京芯干线科技有限公司 一种mosfet器件制备方法及mosfet器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118136672A (zh) * 2024-04-30 2024-06-04 河北博威集成电路有限公司 集成sbd的碳化硅mosfet器件及其制备方法

Similar Documents

Publication Publication Date Title
US6825105B2 (en) Manufacture of semiconductor devices with Schottky barriers
US20200220007A1 (en) Schottky power mosfet
US7427800B2 (en) Semiconductor device containing dielectrically isolated PN junction for enhanced breakdown characteristics
US8324053B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
US7795675B2 (en) Termination for trench MIS device
CN102867825B (zh) 沟栅场效应晶体管结构及其形成方法
US7626231B1 (en) Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures
EP2497114B1 (en) Semiconductor device
US9166042B2 (en) High voltage MOSFET diode reverse recovery by minimizing P-body charges
EP1113501A2 (en) Power MOSFET having a trench gate electrode
US20110049564A1 (en) Integrated schottky diode in high voltage semiconductor device
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US20050082611A1 (en) Cellular mosfet devices and their manufacture
US6509608B1 (en) Trench-gate field-effect transistors and their manufacture
US20160293751A1 (en) Semiconductor Device with Gate Fins
US6878993B2 (en) Self-aligned trench MOS junction field-effect transistor for high-frequency applications
CN115332317A (zh) 集成sbd的碳化硅平面mosfet及其制造方法
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN117253923A (zh) 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺
CN109524472B (zh) 新型功率mosfet器件及其制备方法
CN114664929A (zh) 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法
CN110534576B (zh) 一种分裂栅4H-SiC VDMOS器件
CN107863386B (zh) 集成tmbs结构的沟槽mos器件及其制造方法
CN214313214U (zh) 具有超结晶体管机构的集成电路系统
US20220069073A1 (en) Integrated circuit system with super junction transistor mechanism and method of manufacture thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination