CN115332317A - 集成sbd的碳化硅平面mosfet及其制造方法 - Google Patents
集成sbd的碳化硅平面mosfet及其制造方法 Download PDFInfo
- Publication number
- CN115332317A CN115332317A CN202211250200.3A CN202211250200A CN115332317A CN 115332317 A CN115332317 A CN 115332317A CN 202211250200 A CN202211250200 A CN 202211250200A CN 115332317 A CN115332317 A CN 115332317A
- Authority
- CN
- China
- Prior art keywords
- region
- sbd
- silicon carbide
- manufacturing
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 238000005468 ion implantation Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000004544 sputter deposition Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000002347 injection Methods 0.000 claims description 31
- 239000007924 injection Substances 0.000 claims description 31
- 238000000137 annealing Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000003570 air Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 23
- 210000004027 cell Anatomy 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003834 intracellular effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
Abstract
本发明涉及功率半导体技术领域，具体提供一种集成SBD的碳化硅平面MOSFET及其制造方法，其中方法包括：N型衬底，在N型衬底上生长N型外延层；在N型外延层上离子注入JFET区；在N型外延层上离子注入两个Pwell区；在两个Pwell区上分别离子注入P+区；在两个Pwell区上分别离子注入N+区；在两个Pwell区上分别离子注入沟道区；刻蚀栅极结构；在两个栅极结构之间形成肖特基接触区；肖特基接触区与栅极结构之间设有绝缘氧化层；在P+区、部分N+区的上方以及N型衬底的下表面金属溅射欧姆接触区；在栅极结构和位于P+区、部分N+区的上方的欧姆接触区的上方金属淀积第一金属层形成源极、栅极金属接触；在N型衬底下表面的欧姆接触区的下表面淀积第二金属层形成漏极金属接触。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种集成SBD的碳化硅平面MOSFET及其制造方法。
背景技术
近些年很多新的集成SBD的碳化硅平面MOSFET结构被提出，主要分为以下三大类：1、在碳化硅MOSFET芯片内部留出区域做SBD的胞外集成结构；2、将SBD结构插入碳化硅MOSFET元胞P阱表面的P+欧姆接触区中的裂源结构；3、将SBD结构插入碳化硅MOSFET元胞栅极区域的裂栅结构。研究表明，将SBD均匀地插入到每个碳化硅MOSFET元胞之中，能够使SBD工作在最大的电流下，体二极管也不会导通，因此胞内集成要比胞外集成更有优势。同时，裂栅结构集合了分裂栅MOSFET的低栅漏电容优势，能使器件具有更好的高频性能。传统裂栅集成SBD的方法是在肖特基接触区两边设有两个P+区，用来在反向耐压时能屏蔽肖特基接触区域电场，防止SBD在高反向耐压时发生漏电流增大，但引入的多余P+区会导致器件的元胞节距显著增大，不利于器件设计。
而且，为了减小碳化硅MOSFET栅漏电容，减小器件高频损耗而提出的分裂栅结构一直存在着栅氧化层电场集中在分裂的多晶硅栅极拐角附近，栅氧化层可靠性低。
不仅如此，在功率碳化硅MOSFET应用于大功率变流器时，都需要并联一个续流二极管在MOS关断时提供电流通路。但靠堆叠硬件在外部反向并联SBD将会增大电路规模及系统成本，降低集成度，引入更多寄生的电容电感。
基于以上所述，传统的集成SBD的碳化硅平面MOSFET具有以下缺陷：
胞外集成结构所需SBD面积较大；
裂源集成SBD结构并不具有分裂栅结构低栅漏电容的优势；
传统裂栅集成SBD结构引入的多余P+区会导致器件的元胞节距显著增大，导致器件导通电阻下降，不利于器件设计；
考虑到栅源间绝缘层所需要的最小工艺尺寸，传统裂栅集成SBD结构所能集成的SBD区域面积小；
传统分裂栅结构存在多晶硅栅极拐角附近的栅氧化层电场集中问题，栅氧化层电场很容易超过3MV/cm，不符合长期可靠性要求。
发明内容
本发明的目的在于解决背景技术中的至少一个技术问题，提供一种集成SBD的碳化硅平面MOSFET及其制造方法。
为实现上述目的，本发明提供一种集成SBD的碳化硅平面MOSFET的制造方法，包括：
N型衬底，在N型衬底的上表面生长N型外延层；
在N型外延层上离子注入JFET区；
在N型外延层上离子注入位于JFET区两侧的Pwell区；
在两个Pwell区的远离JFET区的一侧上分别离子注入P+区；
在两个Pwell区上分别离子注入位于P+区靠近JFET区的一侧的N+区；
在两个Pwell区上分别离子注入位于N+区靠近JFET区的一侧的沟道区；
在部分N+区、沟道区和部分JFET区的上方刻蚀栅极结构；
在两个栅极结构之间形成肖特基接触区；
所述肖特基接触区与所述栅极结构之间设有绝缘氧化层；
在P+区、部分N+区的上方以及N型衬底的下表面金属溅射欧姆接触区；
在栅极结构和位于P+区、部分N+区的上方的欧姆接触区的上方金属淀积第一金属层形成源极、栅极金属接触；
在N型衬底下表面的欧姆接触区的下表面金属溅射淀积第二金属层形成漏极金属接触。
根据本发明的一个方面，所述N型衬底的掺杂浓度为1e19~1e21cm-3，厚度为100~500μm。
根据本发明的一个方面，所述N型外延层的厚度为5~30μm，掺杂浓度为1e16~1e17cm-3。
根据本发明的一个方面，所述Pwell区的离子注入剂量为1e12~1e14cm-2，注入能量为400~1500KeV，结深为0.6~1.8μm，掺杂浓度范围为5e16~5e18 cm-3。
根据本发明的一个方面，所述沟道区的离子注入剂量为1e12~2e13cm-2，注入能量为50~400KeV，结深为0.1~0.6μm，掺杂浓度范围为1e16~1e18cm-3。
根据本发明的一个方面，所述P+区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，掺杂浓度范围为5e18~1e20cm-3。
根据本发明的一个方面，所述N+区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，掺杂浓度范围为5e18~1e20cm-3。
根据本发明的一个方面，所述JFET区的离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，掺杂浓度范围为1e16~1e18cm-3。
根据本发明的一个方面，还包括：在完成JFET区、Pwell区、P+区、N+区、沟道区的离子注入后的碳化硅平面MOSFET的表面淀积碳膜，并进行碳膜退火处理，对注入离子进行激活；
其中淀积碳膜厚度为0.1~2.0μm，退火温度为1000℃~2000℃，退火时间为0.1~1h，退火完成后，去除碳膜。
根据本发明的一个方面，还包括：在所述碳化硅平面MOSFET表面淀积场氧化层，场氧化层的厚度为0.5~4μm。
根据本发明的一个方面，所述栅极结构包括栅氧化层、多晶硅栅极区和绝缘层结构，所述栅氧化层位于部分N+区、沟道区和部分JFET区的上方，所述多晶硅栅极区位于所述栅氧化层上，所述绝缘层结构位于所述栅氧化层上并且包围所述多晶硅栅极区；
所述栅氧化层的生长温度为1000~1500℃，时间为0.5~4h，生长环境为干氧、空气或者水蒸气，厚度为0.3~0.8μm；
所述多晶硅栅极区为分裂栅结构，其宽度为1.0~2.0μm，厚度为0.5~3.0μm；
所述绝缘层结构的厚度为0.5~3.0μm。
根据本发明的一个方面，所述欧姆接触区的溅射金属为Ti或Ni，厚度为0.05~0.5μm。
根据本发明的一个方面，肖特基接触区的溅射金属为Ti、Ni、W或Pt，溅射厚度为0.05~0.5μm，退火温度为1000~2000℃。
根据本发明的一个方面，所述第一金属层和所述第二金属层的厚度为0.5~5.0μm。
为实现上述目的，本发明还提供一种集成SBD的碳化硅平面MOSFET，由上述制造方法制备得到。
根据本发明的一个方案，在正向耐压时(Vds<0)，电流通过SBD区域以及P+区、Pwell区、N型外延层（图中N-区）形成的体二极管，且肖特基势垒的正向导通压降要更低，因此器件第三象限特性得到优化。当器件反向耐压时，肖特基势垒的单向导通性能够保证器件正常关断，深注入Pwell区与N-区形成的耗尽区能够屏蔽部分肖特基接触电场，从而解决了SBD结构存在的高反向耐压下，肖特基势垒高度下降，漏电流增大的问题。
根据本发明的一个方案，本发明的分裂栅结构，降低了栅漏接触面积，从而降低了器件的栅漏电容，降低了器件的高频功耗。本发明的结构中的深注入凸出的Pwell结构能够很好的屏蔽掉高反向耐压的时的栅氧化层电场，使其最大栅氧化层电场维持在3MV/cm以下，大大提高了器件栅氧化层可靠性。
根据本发明的方案，本发明提供的是一种集成SBD的深注入Pwell区分裂栅碳化硅平面MOSFET元胞结构，即将SBD集成到分裂栅中间，采用深注入Pwell区屏蔽肖特基接触电场及栅氧化层，解决了传统集成SBD碳化硅MOSFET存在的元胞节距大，反向耐压时漏电流大等问题。深注入的外凸Pwell区对分裂栅结够拐角处栅氧化层电场有很好的的屏蔽效果。同时，内凹的沟道结构保障了肖特基接触尺寸及绝缘层厚度要求。本发明具有集成SBD，分裂栅，深注入Pwell区结构的众多优势。
而且该结构集成SBD的方式属于胞内集成结构，相较于胞外集成结构，所需的SBD面积更小。
本发明提出的结构属于分裂栅结构，不同于传统分裂栅结构集成SBD方法，该结构巧妙应用MOSFET结构中的深注入的Pwell区，在反向耐压时屏蔽部分电场，从而解决SBD在高反向耐压时存在的漏电流增大问题。
附图说明
图1示意性表示根据本发明的一种实施方式的集成SBD的碳化硅平面MOSFET的结构布置截面图；
图2为图1中部分结构放大图。
具体实施方式
现在将参照示例性实施例来论述本发明的内容。应当理解，论述的实施例仅是为了使得本领域普通技术人员能够更好地理解且因此实现本发明的内容，而不是暗示对本发明的范围的任何限制。
如本文中所使用的，术语“包括”及其变体要被解读为意味着“包括但不限于”的开放式术语。术语“基于”要被解读为“至少部分地基于”。术语“一个实施例”和“一种实施例”要被解读为“至少一个实施例”。
图1示意性表示根据本发明的一种实施方式的集成SBD的碳化硅平面MOSFET的结构布置截面图；图2为图1中部分结构放大图。结合图1和图2，在本实施方式中，根据本发明的一种实施方式的集成SBD的碳化硅平面MOSFET的制造方法，包括以下步骤：
N型衬底1，在N型衬底1的上表面生长N型外延层2；
在N型外延层2上离子注入JFET区3；
在N型外延层2上离子注入位于JFET区3两侧的Pwell区4；
在两个Pwell区4的远离JFET区3的一侧上分别离子注入P+区5；
在两个Pwell区4上分别离子注入位于P+区5靠近JFET区3的一侧的N+区6；
在两个Pwell区4上分别离子注入位于N+区6靠近JFET区3的一侧的沟道区7；
在部分N+区6、沟道区7和部分JFET区3的上方刻蚀栅极结构8；
在两个栅极结构8之间形成肖特基接触区9；
所述肖特基接触区9与所述栅极结构8之间设有绝缘氧化层；
在P+区5、部分N+区6的上方以及N型衬底1的下表面金属溅射欧姆接触区10；
在栅极结构8和位于P+区5、部分N+区6的上方的欧姆接触区10的上方金属淀积第一金属层11形成源极、栅极金属接触；
在N型衬底1下表面的欧姆接触区10的下表面金属溅射淀积第二金属层12形成漏极金属接触。
在本实施方式中，N型衬底1的掺杂浓度为1e19~1e21cm-3，厚度为100~500μm。
N型外延层2的厚度为5~30μm，掺杂浓度为1e16~1e17 cm-3。
Pwell区4的离子注入剂量为1e12~1e14cm-2，注入能量为400~1500KeV，结深为0.6~1.8μm，掺杂浓度范围为5e16~5e18 cm-3。
沟道区7的离子注入剂量为1e12~2e13cm-2，注入能量为50~400KeV，结深为0.1~0.6μm，掺杂浓度范围为1e16~1e18cm-3。
P+区5的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，掺杂浓度范围为5e18~1e20cm-3。
N+区6的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，掺杂浓度范围为5e18~1e20cm-3。
JFET区3的离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，掺杂浓度范围为1e16~1e18cm-3。
在本实施方式中，集成SBD的碳化硅平面MOSFET的制造方法，还包括：在完成JFET区3、Pwell区4、P+区5、N+区6、沟道区7的离子注入后的分裂栅平面MOSFET的表面淀积碳膜，并进行碳膜退火处理，对注入离子进行激活；
其中淀积碳膜厚度为0.1~2.0μm，退火温度为1000℃~2000℃，退火时间为0.1~1h，退火完成后，去除碳膜。
还包括：在碳化硅平面MOSFET表面淀积场氧化层，场氧化层的厚度为0.5~4μm。
在本实施方式中，栅极结构8包括栅氧化层801、多晶硅栅极区802和绝缘层结构803，栅氧化层801位于部分N+区6、沟道区7和部分JFET区3的上方，多晶硅栅极区802位于栅氧化层801上，绝缘层结构803位于栅氧化层801上并且包围多晶硅栅极区802；
栅氧化层801的生长温度为1000~1500℃，时间为0.5~4h，生长环境为干氧、空气或者水蒸气，厚度为0.3~0.8μm；
多晶硅栅极区802为分裂栅结构，其宽度为1.0~2.0μm，厚度为0.5~3.0μm；
绝缘层结构803的厚度为0.5~3.0μm。
欧姆接触区10的溅射金属为Ti或Ni，厚度为0.05~0.5μm。
肖特基接触区9的溅射金属为Ti、Ni、W或Pt，溅射厚度为0.05~0.5μm，退火温度为1000~2000℃。
第一金属层11和第二金属层12的厚度为0.5~5.0μm。
为实现上述目的，本发明还提供一种集成SBD的碳化硅平面MOSFET，具体由上述制造方法制得，具体结构如图1和图2所示。
结合图1和图2，在本实施方式中，本发明提出的上述结构在正向耐压时(Vds<0)，电流通过SBD区域以及P+区、Pwell区、N型外延层（图中N-区）形成的体二极管，且肖特基势垒的正向导通压降要更低，因此器件第三象限特性得到优化。当器件反向耐压时，肖特基势垒的单向导通性能够保证器件正常关断，深注入Pwell区与N-区形成的耗尽区能够屏蔽部分肖特基接触电场，从而解决了SBD结构存在的高反向耐压下，肖特基势垒高度下降，漏电流增大的问题。
而且，本发明的分裂栅结构，降低了栅漏接触面积，从而降低了器件的栅漏电容，降低了器件的高频功耗。传统分裂栅MOSFET结构存在的多晶硅栅极拐角附近栅氧化层电场集中问题（图2中A点处），本发明的结构中的深注入凸出的Pwell结构能够很好的屏蔽掉高反向耐压的时的栅氧化层电场，使其最大栅氧化层电场维持在3MV/cm以下，大大提高了器件栅氧化层可靠性。
根据本发明的上述方案，实际上，本发明提供的是一种集成SBD的深注入Pwell区分裂栅碳化硅平面MOSFET元胞结构，即将SBD集成到分裂栅中间，采用深注入Pwell区屏蔽肖特基接触电场及栅氧化层，解决了传统集成SBD碳化硅MOSFET存在的元胞节距大，反向耐压时漏电流大等问题。深注入的外凸Pwell区对分裂栅结够拐角处栅氧化层电场有很好的的屏蔽效果。同时，内凹的沟道结构保障了肖特基接触尺寸及绝缘层厚度要求。本发明具有集成SBD，分裂栅，深注入Pwell区结构的众多优势。
而且该结构集成SBD的方式属于胞内集成结构，相较于胞外集成结构，所需的SBD面积更小。
本发明提出的上述结构属于分裂栅结构，不同于传统分裂栅结构集成SBD方法，该结构巧妙应用MOSFET结构中的深注入的Pwell区，在反向耐压时屏蔽部分电场，从而解决SBD在高反向耐压时存在的漏电流增大问题。
不仅如此，本发明提出的上述结构还解决了传统分裂栅MOSFET结构存在的栅氧化层电场过大的问题。当器件反向耐压时，本发明提出的上述结构中的深注入Pwell区能够屏蔽部分分裂栅结构的氧化层电场，使其维持在3MV/cm以下，提高栅氧化层可靠性。
而且，通过本发明的元胞结构设计，将SBD集成到碳化硅MOSFET器件内部，不但能够减少器件的封装成本，提高器件集成度，还能避免额外的寄生效应。此外，集成SBD的碳化硅MOSFET结构中，碳化硅MOSFET和SBD共用一个漂移区和结终端，从而进一步减小了芯片面积。
由上可知，本发明提出的集成SBD的深注入Pwell区分裂栅碳化硅平面MOSFET元胞结构相较于传统技术具有以下有益效果：
相较于胞外集成结构，本发明的结构所需SBD面积更小；
相较于裂源集成SBD结构，本发明的结构的分裂栅降低了器件的栅漏电容，高频功耗低；
相较于传统裂栅集成SBD结构，本发明的结构构巧妙应用MOSFET结构中的深注入的Pwell区，在反向耐压时屏蔽部分肖特基接触处的电场，从而解决SBD在高反向耐压时存在的肖特基势垒下降，漏电流增大问题；
相较于传统分裂栅结构，本发明中的深注入Pwell区能屏蔽部分栅氧化层电场，提高栅氧化层电场的长期可靠性。
本发明的结构对Pwell及沟道区的处理使得既能满足集成SBD结构尺寸需求，又能满足栅源间绝缘氧化层厚度需求。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。
Claims (15)
1.集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，包括：
N型衬底，在N型衬底的上表面生长N型外延层；
在N型外延层上离子注入JFET区；
在N型外延层上离子注入位于JFET区两侧的Pwell区；
在两个Pwell区的远离JFET区的一侧上分别离子注入P+区；
在两个Pwell区上分别离子注入位于P+区靠近JFET区的一侧的N+区；
在两个Pwell区上分别离子注入位于N+区靠近JFET区的一侧的沟道区；
在部分N+区、沟道区和部分JFET区的上方刻蚀栅极结构；
在两个栅极结构之间形成肖特基接触区；
所述肖特基接触区与所述栅极结构之间设有绝缘氧化层；
在P+区、部分N+区的上方以及N型衬底的下表面金属溅射欧姆接触区；
在栅极结构和位于P+区、部分N+区的上方的欧姆接触区的上方金属淀积第一金属层形成源极、栅极金属接触；
在N型衬底下表面的欧姆接触区的下表面金属溅射淀积第二金属层形成漏极金属接触。
2.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述N型衬底的掺杂浓度为1e19~1e21cm-3，厚度为100~500μm。
3.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述N型外延层的厚度为5~30μm，掺杂浓度为1e16~1e17 cm-3。
4.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述Pwell区的离子注入剂量为1e12~1e14cm-2，注入能量为400~1500KeV，结深为0.6~1.8μm，掺杂浓度范围为5e16~5e18 cm-3。
5.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述沟道区的离子注入剂量为1e12~2e13cm-2，注入能量为50~400KeV，结深为0.1~0.6μm，掺杂浓度范围为1e16~1e18cm-3。
6.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述P+区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，掺杂浓度范围为5e18~1e20cm-3。
7.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述N+区的离子注入剂量为1e14~1e16cm-2，注入能量为50~300KeV，结深为0.2~0.8μm，掺杂浓度范围为5e18~1e20cm-3。
8.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述JFET区的离子注入剂量为1e11~1e14cm-2，注入能量为20~300KeV，结深为0.1~0.8μm，掺杂浓度范围为1e16~1e18cm-3。
9.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，还包括：在完成JFET区、Pwell区、P+区、N+区、沟道区的离子注入后的碳化硅平面MOSFET的表面淀积碳膜，并进行碳膜退火处理，对注入离子进行激活；
其中淀积碳膜厚度为0.1~2.0μm，退火温度为1000℃~2000℃，退火时间为0.1~1h，退火完成后，去除碳膜。
10.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，还包括：在所述碳化硅平面MOSFET表面淀积场氧化层，场氧化层的厚度为0.5~4μm。
11.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述栅极结构包括栅氧化层、多晶硅栅极区和绝缘层结构，所述栅氧化层位于部分N+区、沟道区和部分JFET区的上方，所述多晶硅栅极区位于所述栅氧化层上，所述绝缘层结构位于所述栅氧化层上并且包围所述多晶硅栅极区；
所述栅氧化层的生长温度为1000~1500℃，时间为0.5~4h，生长环境为干氧、空气或者水蒸气，厚度为0.3~0.8μm；
所述多晶硅栅极区为分裂栅结构，其宽度为1.0~2.0μm，厚度为0.5~3.0μm；
所述绝缘层结构的厚度为0.5~3.0μm。
12.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述欧姆接触区的溅射金属为Ti或Ni，厚度为0.05~0.5μm。
13.根据权利要求1所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，肖特基接触区的溅射金属为Ti、Ni、W或Pt，溅射厚度为0.05~0.5μm，退火温度为1000~2000℃。
14.根据权利要求1-13中任一项所述的集成SBD的碳化硅平面MOSFET的制造方法，其特征在于，所述第一金属层和所述第二金属层的厚度为0.5~5.0μm。
15.集成SBD的碳化硅平面MOSFET，其特征在于，由权利要求1至14中任一项所述的集成SBD的碳化硅平面MOSFET的制造方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211250200.3A CN115332317A (zh) | 2022-10-13 | 2022-10-13 | 集成sbd的碳化硅平面mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211250200.3A CN115332317A (zh) | 2022-10-13 | 2022-10-13 | 集成sbd的碳化硅平面mosfet及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115332317A true CN115332317A (zh) | 2022-11-11 |
Family
ID=83913938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211250200.3A Pending CN115332317A (zh) | 2022-10-13 | 2022-10-13 | 集成sbd的碳化硅平面mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332317A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115832057A (zh) * | 2022-12-15 | 2023-03-21 | 南京芯干线科技有限公司 | 一种碳化硅mosfet器件以及制备方法 |
| CN116110796A (zh) * | 2023-04-17 | 2023-05-12 | 深圳平创半导体有限公司 | 集成sbd的碳化硅sgt-mosfet及其制备方法 |
| CN116344593A (zh) * | 2023-05-29 | 2023-06-27 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN117253923A (zh) * | 2023-11-20 | 2023-12-19 | 深圳平创半导体有限公司 | 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723363A (zh) * | 2011-03-29 | 2012-10-10 | 比亚迪股份有限公司 | 一种vdmos器件及其制作方法 |
| CN103840007A (zh) * | 2014-03-10 | 2014-06-04 | 中国科学院微电子研究所 | 一种屏蔽栅结构的vdmos晶体管 |
| JP2016009712A (ja) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US20180182885A1 (en) * | 2016-12-22 | 2018-06-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| CN109801957A (zh) * | 2018-12-05 | 2019-05-24 | 中国科学院微电子研究所 | 一种超结器件结构、器件及制备方法 |
-
2022
- 2022-10-13 CN CN202211250200.3A patent/CN115332317A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102723363A (zh) * | 2011-03-29 | 2012-10-10 | 比亚迪股份有限公司 | 一种vdmos器件及其制作方法 |
| CN103840007A (zh) * | 2014-03-10 | 2014-06-04 | 中国科学院微电子研究所 | 一种屏蔽栅结构的vdmos晶体管 |
| JP2016009712A (ja) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US20180182885A1 (en) * | 2016-12-22 | 2018-06-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| CN109801957A (zh) * | 2018-12-05 | 2019-05-24 | 中国科学院微电子研究所 | 一种超结器件结构、器件及制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115832057A (zh) * | 2022-12-15 | 2023-03-21 | 南京芯干线科技有限公司 | 一种碳化硅mosfet器件以及制备方法 |
| CN116110796A (zh) * | 2023-04-17 | 2023-05-12 | 深圳平创半导体有限公司 | 集成sbd的碳化硅sgt-mosfet及其制备方法 |
| CN116110796B (zh) * | 2023-04-17 | 2023-06-13 | 深圳平创半导体有限公司 | 集成sbd的碳化硅sgt-mosfet及其制备方法 |
| CN116344593A (zh) * | 2023-05-29 | 2023-06-27 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN116344593B (zh) * | 2023-05-29 | 2023-08-22 | 深圳市威兆半导体股份有限公司 | 半导体器件及其制造方法 |
| CN117253923A (zh) * | 2023-11-20 | 2023-12-19 | 深圳平创半导体有限公司 | 集成jbs的凸台分裂栅碳化硅mosfet及制备工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| US7626231B1 (en) | Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures | |
| CN115332317A (zh) | 集成sbd的碳化硅平面mosfet及其制造方法 | |
| US11923450B2 (en) | MOSFET in SiC with self-aligned lateral MOS channel | |
| US20080001219A1 (en) | Power MOS device | |
| JP2001210822A (ja) | バリヤ蓄積モード電界効果トランジスタ | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN117457651A (zh) | 肖特基二极管与mosfet的集成 | |
| CN114678277B (zh) | 中心注入p+屏蔽区的分裂栅平面mosfet及其制造方法 | |
| CN114220844A (zh) | 集成sbd的碳化硅mosfet器件及其制备方法 | |
| CN111048590A (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| CN115579399A (zh) | 一种碳化硅mosfet元胞版图结构 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN114784108A (zh) | 一种集成结势垒肖特基二极管的平面栅SiC MOSFET及其制作方法 | |
| CN110534576B (zh) | 一种分裂栅4H-SiC VDMOS器件 | |
| CN109920838B (zh) | 一种沟槽型碳化硅mosfet器件及其制备方法 | |
| CN103594377A (zh) | 一种集成肖特基分裂栅型功率mos器件的制造方法 | |
| CN213124446U (zh) | 一种屏蔽栅功率mos器件 | |
| CN107204336B (zh) | 一种高效整流器及其制造方法 | |
| US11004839B1 (en) | Trench power MOSFET with integrated-schottky in non-active area | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN218414588U (zh) | 一种沟槽型mosfet及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20221111 |
|
| RJ01 | Rejection of invention patent application after publication |