CN111048590A - 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 - Google Patents
一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 Download PDFInfo
- Publication number
- CN111048590A CN111048590A CN201911361615.6A CN201911361615A CN111048590A CN 111048590 A CN111048590 A CN 111048590A CN 201911361615 A CN201911361615 A CN 201911361615A CN 111048590 A CN111048590 A CN 111048590A
- Authority
- CN
- China
- Prior art keywords
- region
- mosfet
- trench
- diode
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims 4
- 229910052709 silver Inorganic materials 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 230000006798 recombination Effects 0.000 abstract description 2
- 238000005215 recombination Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 description 25
- 230000004888 barrier function Effects 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 241001089723 Metaphycus omega Species 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000000165 glow discharge ionisation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
- H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法，结构包括：N‑漂移层；衬底层；漏极金属；JFET区；P‑base区；N+源区；P‑region区；P‑plus区；MOSFET栅氧；沟道二极管栅氧，厚度要小于MOSFET栅氧；MOSFET多晶硅栅；沟道二极管多晶硅栅；隔离氧；源极金属。一方面，在电路中充当续流二极管的作用时，完全消除传统SiC MOSFET结构因少数载流子复合发生的双极退化效应，并且具备更低的开启电压，减小了功率损耗；另一方面，器件的输入电容、转移电容及栅电荷特性得到了极大改善。此外，相比传统器件的制造方法，只增加了一步刻蚀栅氧工艺，控制了制作成本。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种具有内嵌沟道二极管的双沟槽SiCMOSFET结构及其制备方法。
背景技术
宽禁带半导体材料之一的SiC材料具有更高的临界击穿场强、更高的载流子饱和漂移速率和更高的热导率，这些特性使得SiC 电力电子器件具有关断电压高、导通电阻小、开关频率高、效率高和高温性能好的特点。
作为开关器件，当电路中产生很大的瞬间电流时，MOSFET需要一个反向的续流二极管，避免击穿器件。目前对于续流二极管的选择主要有如下几种方案：1、采用外接二极管的方式，但是这会给系统带来额外的寄生电容及电感，增加系统的损耗；2、采用二极管与开关器件集成封装的形式，但这种方法会额外增加芯片的面积，从而增加器件的漏电，使其温度特性发生退化。3、利用MOSFET器件本身的寄生体二极管作为反向工作时的续流管，但对于传统的SiC MOSFET 来讲，体二极管的导通还会带来两个问题：一是SiC MOSFET体二极管接近3V的开启电压会造成系统额外的功率损耗；二是体二极管的导通会诱发双极退化现象，这是由于电子空穴对的复合会造成SiC材料缺陷的增生，从而使得整个器件的漏电增加，造成失效。
发明内容
为了解决传统双沟槽SiC MOSFET结构无法使用体二极管续流的问题，本发明提出一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的一个实施例提供了一种内嵌沟道二极管的双沟槽SiC MOSFET结构，其特征在于：包括
N-漂移层3；
衬底层2，位于所述N-漂移层3的下表面；
漏极金属1，位于所述衬底层2的下表面；
JFET区4，位于所述N-漂移层3的上表面；
左右两个P-base区5，均位于所述JFET区4的上侧；
左右两个P-region区6均为L型，左侧P-region区6位于N-漂移层3 的上表面以及JFET区4、P-base区5的左侧，右侧P-region区6位于N- 漂移层3的上表面以及JFET区4、P-base区5的右侧；
左右P-plus区14，左侧P-plus区14位于左侧P-region区6上，右侧P-plus区14位于右侧P-region区6上；
两个N+源区7，左侧N+源区7位于左侧P-region区6和左侧P-base 区5上表面，右侧N+源区7位于右侧P-region区6和右侧P-base区5上表面；左侧N+区7、左侧P-base区5、JFET区4、右侧N+区7、右侧P-base 区5形成U型沟槽，MOSFET栅氧11和沟道二极管栅氧9与U型沟槽贴合， MOSFET栅氧11位于U型沟槽左侧，沟道二极管栅氧9位于U型沟槽右侧，且沟道二极管栅氧9的厚度要小于所述MOSFET栅氧11的厚度；
MOSFET多晶硅栅10，位于所述MOSFET栅氧11的右表面；
沟道二极管多晶硅栅8，位于所述沟道二极管栅氧9的左表面，且与MOSFET多晶硅栅10不贯穿
左右两个隔离氧12，左侧隔离氧12位于左侧N+区7部分上表面、 MOSFET栅氧11上表面、MOSFET多晶硅栅10上表面及部分沟道二极管多晶硅栅8的上表面；右侧隔离氧12位于右侧N+区7部分上表面、沟道二极管栅氧9上表面以及部分沟道二极管多晶硅栅8的上表面；
源极金属13，位于P-plus区14、P-region区6、N+源区7、隔离氧 12、的上表面，与所述沟道二极管多晶硅栅8通过接触孔相连。
在本发明的一个实施例中，所述MOSFET栅氧厚度为50nm～150nm。
在本发明的一个实施例中，所述沟道二极管栅氧厚度为 10nm～50nm。
在本发明的一个实施例中，所述MOSFET多晶硅栅和沟道二极管多晶硅栅的水平间距为0.2μm～1μm。
在本发明的一个实施例中，所述源极金属与沟道二极管多晶硅栅的接触孔长度为0.2μm～1μm。
在本发明的一个实施例中，所述MOSFET多晶硅栅和沟道二极管多晶硅栅的材料为多晶硅，为N型掺杂，掺杂元素为P元素，掺杂浓度为 1×1019～1×1020cm-3。
本发明的另一个实施例提出了一种内嵌沟道二极管的SiC MOSFET制备方法，包括：
在衬底层2上表面生长N-漂移层3；
在所述N-漂移层3上表面生长JFET区4；
在所述JFET区4上采用Ni/Au金属层作为阻挡层，进行2～5次能量为100keV～600keV的Al离子注入，形成P-base区5；
刻蚀P-base区5、JFET区4，漏出N-漂移层3；
在所述P-base区5上采用SiO2氧化层作为阻挡层，进行1次能量为 200keV的Al离子注入，形成P-region区6；
在所述P-region区6上采用SiO2氧化层作为阻挡层，进行2～5次能量为10keV～200keV的Al离子注入，形成P-plus区14；
在所述P-base区5上采用SiO2氧化层作为阻挡层，进行2～5次能量为10keV～200keV的N离子注入，形成N+源区7；
在1200℃至1800℃的氩气环境中进行离子注入后的高温退火，退火时间20至60分钟，激活P-base区5、N+源区7、P-region区6及 P-plus区14的杂质离子；
刻蚀N+区7、P-base区5，直至JFET区4的中部，形成沟槽；
在所述JFET区4上表面热生长SiO2形成MOSFET栅氧11，用光刻胶作为掩膜版，刻蚀右侧氧化层使其厚度变薄，形成沟道二极管栅氧9；
在所述MOSFET栅氧11及沟道二极管栅氧9上表面淀积多晶硅，并采用光刻胶作为掩膜版，刻蚀多晶硅，形成MOSFET多晶硅栅10、沟道二极管多晶硅栅8；
在所述MOSFET多晶硅栅10及沟道二极管多晶硅栅8上表面淀积 SiO2，以形成隔离氧，并采用光刻胶作为掩膜版，刻蚀隔离氧12；
在器件正面溅射源极金属13，在器件背面溅射漏极金属1。
有益效果：
内嵌沟道二极管作为续流管使用时，电流流经沟道二极管，避免电流通过寄生体二极管，以免发生双极退化效应，沟道二极管的开启电压较寄生体二极管更小，功率损耗大大降低；此外，部分多晶硅经过刻蚀形成了沟道二极管多晶硅栅，由此减弱了器件电极间的耦合作用，使得SiC MOSFET的电容特性、栅电荷特性得到了极大改善。
提出的内嵌沟道二极管的SiC MOSFET制备方法，相比传统结构的制备方法，只增加了一步刻蚀栅氧工艺，工艺兼容度高，降低成本。
附图说明
图1为传统SiC MOSFET结构图；
图2为本发明提出的具有内嵌沟道二极管的SiC MOSFET结构图；
图3为工作在反向续流状态时，传统结构与本发明结构导通曲线的仿真结果对比图；
图4为在反向电流ISD＝100A/cm2时，传统结构与本发明结构器件内部空穴浓度分布情况的对比图；
图5为在反向电流ISD＝100A/cm2时，传统结构与本发明结构器件内部空穴浓度的纵向分布图；
图6为传统结构与本发明结构器件的正向导通特性与反向击穿特性对比图；
图7为在正向电流IDS＝100A/cm2时，传统结构与本发明结构器件内部电流密度分布情况的对比图；
图8为传统结构与本发明结构器件的输入电容特性(CISS)、输出电容特性(COSS)和转移电容特性(CRSS)的仿真结果对比图；
图9(a)为栅电荷特性仿真电路图，图9(b)为传统结构与本发明结构栅电荷特性的仿真结果对比图；
图10～图24为本发明器件结构的制作方法流程图；
图25为传统结构与本发明结构性能参数的总结对比图。
具体实施方式
结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
需要说明的是，本实施例中提到的“上”“下”“左”“右”为该 MOSFET器件结构处于图示状态时的位置关系，“长”为该MOSFET器件结构处于图示状态时的横向尺寸，“厚”为该MOSFET器件结构处于图示状态时的纵向尺寸。
实施例一
本实施例中的具有内嵌沟道二极管的SiC MOSFET结构，如图2 所示，包括：
N-漂移层3；
衬底层2，位于所述N-漂移层3的下表面；
漏极金属1，位于所述衬底层2的下表面；
JFET区4，位于所述N-漂移层3的上表面；
P-base区5，位于所述JFET区4的两侧；
P-region区6，位于所述JFET区4、P-base区5的两侧，N-漂移层3 的上表面区域；
P-plus区14，位于P-region区6的两侧；
N+源区7，位于所述P-base区5的预设区域的上表面；
MOSFET栅氧11，位于所述左侧P-base区5、P-plus区14的右表面；
沟道二极管栅氧9，位于所述右侧P-base区5、P-plus区14的左表面，厚度要小于所述MOSFET栅氧11；
MOSFET多晶硅栅10，位于所述MOSFET栅氧11的右表面；
沟道二极管多晶硅栅8，位于所述沟道二极管栅氧9的左表面；
隔离氧12，位于所述MOSFET多晶硅栅10及沟道二极管多晶硅栅8 的上表面；
源极金属13，位于所述N+源区7、P-plus区14及隔离氧12的上表面，且与所述沟道二极管多晶硅栅8通过接触孔相连。
进一步地，MOSFET栅氧11、沟道二极管栅氧9和隔离氧12的材料均为SiO2。
进一步地，MOSFET多晶硅栅10和沟道二极管多晶硅栅8的材料为P 元素掺杂的N型多晶硅层，掺杂浓度为1×1019～1×1020cm-3。
进一步地，源极金属13和漏极金属1的材料均为Ni/Ti/Ni/Ag叠层金属材料，用于形成欧姆接触。
进一步地，N-漂移层3为N型SiC，掺杂元素为N元素，掺杂浓度为1×1015～5×1016cm-3，厚度为5～15μm。
进一步地，MOSFET栅氧11厚度为50nm～150nm，沟道二极管栅氧 9厚度为10nm～50nm，沟道二极管栅氧9的厚度要薄于MOSFET栅氧 11的厚度，以便当器件作为反向续流二极管使用时，沟道二极管导通，形成由源极金属13指向漏极金属1的反向电流。通过图3可以明显看出，在反向续流状态时，传统结构是通过体二极管进行反向导电的(双极导电)，其开启电压VTH为2.8V，而本发明结构的导通曲线出现了线性区域，表明了内嵌的沟道二极管发生了单极导通，同时开启电压只有1.4V。图4图5为在反向电流ISD＝100A/cm2时，传统结构与本发明结构器件内部空穴浓度分布情况的对比图，可以看出，本发明结构中N-漂移区3内的空穴浓度更低，从而得出体二极管的开通被抑制。
进一步地，JFET区4为N型SiC，掺杂元素为N元素，掺杂浓度为1×1017～5×1017cm-3，厚度为1～2μm，JFET区4对器件导通特性有很大影响，JFET区4的掺杂浓度越高，更能降低器件的导通电阻。图6为传统结构与本发明结构器件的正向导通特性与反向击穿特性对比图，可以看出，本发明结构的击穿电压BV相比传统结构并没有发生退化。在正向导通特性方面，虽然本发明结构中，器件的右侧沟道充当了器件反向导通时的导电路径，使得器件的正向导电沟道密度减半，但是由图6内的局部放大图可以看出，在线性区内，器件的载流能力并没有发生明显退化，当IDS＝100A/cm2时，传统结构的导通电阻RON为0.52mΩ·cm2，而本发明结构的RON为0.55mΩ·cm2，相比之下，只增长了5％，这主要是因为高浓度的JFET区4可以使得电流流动的更加均匀，如图7所示。
进一步地，MOSFET多晶硅栅10和沟道二极管多晶硅栅8的水平间距为0.2μm～1μm，源极金属13与沟道二极管多晶硅栅8的接触孔长度为0.2μm～1μm，源极金属13通过接触孔与沟道二极管多晶硅栅8连接。相比如图1所示的传统结构，本发明结构的部分多晶硅经过刻蚀形成了沟道二极管多晶硅栅8，由此减弱了器件电极间的耦合作用，使得SiC MOSFET的电容特性、栅电荷特性得到了极大改善。图8为传统结构与本发明结构器件的转移电容特性(CRSS)的仿真结果对比图，当VDS＝200V时，传统结构的＝CRSS为202pF/cm2，而本发明结构的CRSS为 50pF/cm2，减小了75％。图9(a)为栅电荷特性仿真电路图，图9(b) 为传统结构与本发明结构栅电荷特性的仿真结果对比图，由图中可以看出，传统结构的栅电荷QG为2307nC/cm2，栅漏电荷QGD为252nC/cm2，而本发明结构的栅电荷QG为1254nC/cm2，栅漏电荷QGD为64nC/cm2，相比之下，分别下降了45％和74％，因此，衡量器件高频特性优劣的品质因子RON×QG和RON×QGD分别改善了45％和74％，这意味着本发明结构在高频应用中更具优势。为了更直观的进行比较，图25总结了这两种结构的性能参数。
进一步地，P-base区5为P型掺杂，掺杂元素为Al元素，掺杂浓度为1×1017～5×1017cm-3，P-base区5厚度为1～2μm。
进一步地，N+源区7为N型掺杂，掺杂元素为N元素，掺杂浓度为1 ×1019～1×1020cm-3，N+源区7厚度为0.1～1μm。
进一步地，P-region6为P型掺杂，掺杂元素为Al元素，掺杂浓度为1×1019～1×1020cm-3，P-region6厚度为0.1～1μm。
进一步地，P-plus14为P型掺杂，掺杂元素为Al元素，掺杂浓度为1×1019～1×1020cm-3，P-plus7厚度为0.1～1μm。
图10～图22为本发明器件结构的制作方法流程图，本发明的另一个实施例还提出了一种内嵌沟道二极管的双沟槽SiC MOSFET制备方法，包括以下步骤：
步骤1：选取SiC衬底层2，采用外延生长工艺，在衬底层2的上表面生长N-漂移层3，该N-漂移层3掺杂元素为N元素，掺杂浓度为1× 1015～5×1016cm-3，厚度为5～15μm，参见图10。
步骤2：利用外延生长工艺，在N-漂移层3的上表面生长JFET区4，该JFET区4掺杂元素为N元素，掺杂浓度为1×1017～5×1017cm-3，厚度为 1～2μm，参见图11。
步骤3：在400℃环境温度下，采用Ni/Au金属层作为阻挡层，对JFET区4上表面进行4次Al离子注入，注入能量分别为200keV、300keV、 400keV和500keV，在注入能量为200keV时，注入剂量为1.0×1012cm-2；在注入能量为300keV时，注入剂量为5.0×1012cm-2；在注入能量为 400keV时，注入剂量为4.0×1013cm-2；在注入能量为500keV时，注入剂量为7.0×1012cm-2，以形成P-base区5，参见图12。
步骤4：采用Ni/Au金属层作为阻挡层，刻蚀P-base区5，JFET区4，直到漏出P-漂移层3，参见图13。
步骤5：在400℃环境温度下，采用Ni/Au金属层作为阻挡层，对 P-漂移层3剩余部分进行1次Al离子注入，注入能量为200kev，注入剂量为1.0×1015cm-2，底部的离子会发生散射从而形成P-region区靠近P-base区5、JFET区4的侧壁，以形成P-region区6，参见图14(从图14中可以看出P-region区6为L型，位于JFET区4和P-base区5的两侧，以及N-漂移层3的上表面)
步骤6：在400℃环境温度下，采用SiO2氧化层作为阻挡层，对左右两个P-region区6边缘处进行4次Al离子注入，注入能量分别为 60keV、80keV、100keV和120keV，在注入能量为60keV时，注入剂量为1.6×1015cm-2；在注入能量为80keV时，注入剂量为1.8×1015cm-2；在注入能量为100keV时，注入剂量为2.0×1015cm-2；在注入能量为 120keV时，注入剂量为1.8×1015cm-2，以形成P-plus区14，参见图15。 (从图15中可以看出P-plus区14位于N-漂移层3表面上的部分 P-region区6上)
步骤7：在400℃环境温度下，采用SiO2氧化层作为阻挡层，对 P-base区5和P-region区6的上表面进行4次N离子注入，注入能量分别为60keV、80keV、100keV和120keV，在注入能量为60keV时，注入剂量为1.6×1015cm-2；在注入能量为80keV时，注入剂量为1.8×1015cm-2；在注入能量为100keV时，注入剂量为2.0×1015cm-2；在注入能量为 120keV时，注入剂量为1.8×1015cm-2，以形成N+源区7，参见图16。
步骤8：在1200℃～1800℃的氩气环境中进行离子注入后的高温退火，退火时间为20～60分钟，激活P-base区5、N+源区7、P-region 区6及P-plus区14的杂质离子。
步骤9：刻蚀N+源区7、P-base区5、JFET区4，直到JFET区4的中部，形成截面为U形的沟槽，请参见图17，其中，沟槽长度为1～2μm，。宽度为1～1.5μm。
步骤10：在干氧环境中，环境温度1100℃，氧化时间8h，在步骤7生成的U形的沟槽表面生长SiO2，厚度为30nm，再通过PECVD淀积一层厚度为20～120nm的SiO2，以形成MOSFET栅氧11，参见图18。
步骤11：在MOSFET栅氧11上表面采用光刻胶作为掩膜版，刻蚀掉右侧部分氧化层，以形成厚度较薄的沟道二极管栅氧9，参见图19。
步骤12：在MOSFET栅氧11和沟道二极管栅氧9构成的U形沟槽内部淀积多晶硅，多晶硅为N型掺杂，掺杂元素为P元素，掺杂浓度为1× 1019～1×1020cm-3，参见图20。
步骤13：在多晶硅上表面采用光刻胶作为掩膜版，刻蚀多晶硅，以形成位于MOSFET栅氧11的右表面的MOSFET多晶硅栅10，以及位于所述沟道二极管栅氧9的左表面的沟道二极管多晶硅栅8，参见图21。
步骤14：在所述N+源区7、MOSFET栅氧11、MOSFET多晶硅栅10、沟道二极管多晶硅栅8、以及沟道二极管栅氧9的上表面淀积SiO2以形成隔离氧12，参见图22。
步骤15：在隔离氧12上表面采用光刻胶作为掩膜版，刻蚀隔离氧 12，以露出N+源区7及沟道二极管多晶硅栅8的部分上表面，参见图23。
步骤16：在器件正面淀积Ni/Ti/Ni/Ag叠层金属作为源极金属13，在器件背面淀积Ni/Ti/Ni/Ag叠层金属作为漏极金属1，参见图24。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于此。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (7)
1.一种内嵌沟道二极管的双沟槽SiC MOSFET结构，其特征在于：包括
N-漂移层3；
衬底层2，位于所述N-漂移层3的下表面；
漏极金属1，位于所述衬底层2的下表面；
JFET区4，位于所述N-漂移层3的上表面；
左右两个P-base区5，均位于所述JFET区4的上侧；
左右两个P-region区6均为L型，左侧P-region区6位于N-漂移层3的上表面以及JFET区4、P-base区5的左侧，右侧P-region区6位于N-漂移层3的上表面以及JFET区4、P-base区5的右侧；
左右P-plus区14，左侧P-plus区14位于左侧P-region区6上，右侧P-plus区14位于右侧P-region区6上；
两个N+源区7，左侧N+源区7位于左侧P-region区6和左侧P-base区5上表面，右侧N+源区7位于右侧P-region区6和右侧P-base区5上表面；左侧N+区7、左侧P-base区5、JFET区4、右侧N+区7、右侧P-base区5形成U型沟槽，MOSFET栅氧11和沟道二极管栅氧9与U型沟槽贴合，MOSFET栅氧11位于U型沟槽左侧，沟道二极管栅氧9位于U型沟槽右侧，且沟道二极管栅氧9的厚度要小于所述MOSFET栅氧11的厚度；
MOSFET多晶硅栅10，位于所述MOSFET栅氧11的右表面；
沟道二极管多晶硅栅8，位于所述沟道二极管栅氧9的左表面，且与MOSFET多晶硅栅10不贯穿
左右两个隔离氧12，左侧隔离氧12位于左侧N+区7部分上表面、MOSFET栅氧11上表面、MOSFET多晶硅栅10上表面及部分沟道二极管多晶硅栅8的上表面；右侧隔离氧12位于右侧N+区7部分上表面、沟道二极管栅氧9上表面以及部分沟道二极管多晶硅栅8的上表面；
源极金属13，位于P-plus区14、P-region区6、N+源区7、隔离氧12、的上表面，与所述沟道二极管多晶硅栅8通过接触孔相连。
2.权利要求1所述的双沟槽SiC MOSFET结构，其特征在于，所述MOSFET栅氧11厚度为50nm～150nm。
3.权利要求1所述的双沟槽SiC MOSFET结构，其特征在于，所述沟道二极管栅氧9厚度为10nm～50nm。
4.权利要求1所述的双沟槽SiC MOSFET结构，其特征在于，所述MOSFET多晶硅栅10和沟道二极管多晶硅栅8的水平间距为0.2μm～1μm。
5.权利要求1所述的双沟槽SiC MOSFET结构，其特征在于，所述源极金属13与沟道二极管多晶硅栅8的接触孔长度为0.2μm～1μm。
6.权利要求1所述的双沟槽SiC MOSFET结构，其特征在于，所述MOSFET多晶硅栅10和沟道二极管多晶硅栅8的材料为多晶硅，为N型掺杂，掺杂元素为P元素，掺杂浓度为1×1019～1×1020cm-3。
7.一种内嵌沟道二极管的SiC MOSFET器件的制备方法，其特征在于，包括：
在衬底层2上表面生长N-漂移层3；
在所述N-漂移层3上表面生长JFET区4；
在所述JFET区4上生长P-base区5；
刻蚀P-base区5、JFET区4，漏出N-漂移层3；
在所述P-base区5两侧及N-漂移层3上表面生长P-region区6；
在所述P-region区6两侧生长P-plus区14；
在所述P-base区5和P-region区6上表面生长N+源区7；
高温退火，激活P-base区5、N+源区7、P-region区6及P-plus区14的杂质离子；
刻蚀N+区7、P-base区5，直至JFET区4的中部，形成沟槽；
在所述沟槽表面热生长SiO2形成MOSFET栅氧11，用光刻胶作为掩膜版，刻蚀右侧氧化层使其厚度变薄，形成沟道二极管栅氧9；
在所述MOSFET栅氧11及沟道二极管栅氧9表面淀积多晶硅，形成MOSFET多晶硅栅10、沟道二极管多晶硅栅8；
在所述N+源区7、MOSFET栅氧11、MOSFET多晶硅栅10、沟道二极管多晶硅栅8、以及沟道二极管栅氧9的上表面淀积SiO2形成隔离氧12；
刻蚀隔离氧12，以露出N+源区7及沟道二极管多晶硅栅8的部分上表面；在器件正面淀积Ni、Ti、Ni、Ag叠层金属作为源极金属13，在器件背面淀积Ni、Ti、Ni、Ag叠层金属作为漏极金属1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911361615.6A CN111048590B (zh) | 2019-12-26 | 2019-12-26 | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911361615.6A CN111048590B (zh) | 2019-12-26 | 2019-12-26 | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111048590A true CN111048590A (zh) | 2020-04-21 |
| CN111048590B CN111048590B (zh) | 2023-03-21 |
Family
ID=70239978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911361615.6A Active CN111048590B (zh) | 2019-12-26 | 2019-12-26 | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048590B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN114899239A (zh) * | 2022-07-12 | 2022-08-12 | 深圳芯能半导体技术有限公司 | 一种碳化硅mosfet及其制备方法 |
| CN114937693A (zh) * | 2022-07-25 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法 |
| CN116525681A (zh) * | 2023-05-18 | 2023-08-01 | 南京第三代半导体技术创新中心有限公司 | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082810A (ja) * | 1998-09-07 | 2000-03-21 | Fuji Electric Co Ltd | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 |
| CN105633168A (zh) * | 2015-12-31 | 2016-06-01 | 国网智能电网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN106847879B (zh) * | 2017-01-19 | 2021-12-03 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
| CN106876485B (zh) * | 2017-03-06 | 2020-11-10 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN107658340B (zh) * | 2017-09-02 | 2019-05-21 | 西安交通大学 | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 |
-
2019
- 2019-12-26 CN CN201911361615.6A patent/CN111048590B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130627A (zh) * | 2021-04-13 | 2021-07-16 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN114899239A (zh) * | 2022-07-12 | 2022-08-12 | 深圳芯能半导体技术有限公司 | 一种碳化硅mosfet及其制备方法 |
| CN114899239B (zh) * | 2022-07-12 | 2022-10-14 | 深圳芯能半导体技术有限公司 | 一种碳化硅mosfet及其制备方法 |
| CN114937693A (zh) * | 2022-07-25 | 2022-08-23 | 深圳市威兆半导体股份有限公司 | 一种具有双沟道二极管的沟槽栅SiC MOSFET器件及其制备方法 |
| CN116525681A (zh) * | 2023-05-18 | 2023-08-01 | 南京第三代半导体技术创新中心有限公司 | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 |
| CN116525681B (zh) * | 2023-05-18 | 2023-11-24 | 南京第三代半导体技术创新中心有限公司 | 集成沟道二极管的碳化硅槽栅mosfet器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111048590B (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111048590B (zh) | 一种具有内嵌沟道二极管的双沟槽SiC MOSFET结构及其制备方法 | |
| JP4198469B2 (ja) | パワーデバイスとその製造方法 | |
| US8933466B2 (en) | Semiconductor element | |
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| US11735654B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
| EP2362422A2 (en) | Vertical power semiconductor device and method of making the same | |
| US8772788B2 (en) | Semiconductor element and method of manufacturing thereof | |
| WO2007099688A1 (ja) | ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法 | |
| CN107112276A (zh) | 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件 | |
| JP5501539B1 (ja) | 半導体装置 | |
| JP5646044B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6241958B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN110729356B (zh) | 一种具有内嵌沟道二极管的SiC MOSFET结构 | |
| JP2016103649A (ja) | ＳｉＣ電界効果トランジスタ | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN116110796A (zh) | 集成sbd的碳化硅sgt-mosfet及其制备方法 | |
| CN112993007A (zh) | 超结结构及超结器件 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN110739219B (zh) | 一种内嵌沟道二极管的SiC MOSFET制备方法 | |
| CN210575962U (zh) | 一种SiC MOSFET器件 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| US20210005711A1 (en) | Vertical power transistor having heterojunctions | |
| WO2020021298A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |