CN101136336A - 改善硅化镍层性能方法及形成pmos晶体管方法 - Google Patents

改善硅化镍层性能方法及形成pmos晶体管方法 Download PDF

Info

Publication number
CN101136336A
CN101136336A CNA2006100306258A CN200610030625A CN101136336A CN 101136336 A CN101136336 A CN 101136336A CN A2006100306258 A CNA2006100306258 A CN A2006100306258A CN 200610030625 A CN200610030625 A CN 200610030625A CN 101136336 A CN101136336 A CN 101136336A
Authority
CN
China
Prior art keywords
type
silicon substrate
grid structure
polysilicon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100306258A
Other languages
English (en)
Inventor
李泽逵
宁先捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006100306258A priority Critical patent/CN101136336A/zh
Publication of CN101136336A publication Critical patent/CN101136336A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种形成硅化镍层及PMOS晶体管的方法，首先提供包括栅极结构的n型硅衬底；在n型硅衬底上进行非晶化锗注入；在栅极结构的两侧n型硅衬底中形成源极和漏极，并对源极和漏极进行退火；在n型硅衬底和栅极结构上沉积覆盖层；在覆盖层上形成镍层；退火，使镍层与源极和漏极表面的硅反应形成硅化镍层；去除未反应的镍层和覆盖层；经过后续内连线过程，形成PMOS晶体管。在上述形成源极和漏极之前先非晶化锗注入n型硅衬底中，将n型硅衬底的单晶硅非晶化为多晶硅，然后将锗掺杂入多晶硅间，使后续镍层与硅衬底反应形成硅化镍的同时不会生成二硅化镍，进而在硅衬底中也不会产生尖峰现象而导致漏电流。

Description

改善硅化镍层性能方法及形成PMOS晶体管方法
技术领域
本发明涉及一种半导体器件和半导体器件的制作方法，特别涉及形成P型金属氧化物半导体(以下简称PMOS)晶体管的方法，以及在制作PMOS晶体管过程中改善硅化镍层的方法。
背景技术
随着半导体器件集成度不断增大，与半导体器件相关的临界尺寸不断减小，低电阻率的互连路径成为制造密集、高效能装置的关键。因此，硅化物和自对准硅化物材料及工艺已被广泛地用于降低互补金属氧化物半导(以下简称CMOS)晶体管的栅极、源极和漏极的表面电阻和接触电阻，进而降低电阻电容延迟时间。已知自对准硅化物技术中，常采用钴硅化物，用于250纳米以下的制程。然而，在42纳米以下的超微细线路的制程中，若使用钴硅化物作为超微细多晶硅栅极、源极和漏极，会引起所谓的附聚作用，因此必须寻找其它替代材料。
现有技术中利用硅化镍所形成的超微细多晶硅栅极、源极和漏极，由于具有较低的电阻、较少的漏电流、较少的硅消耗量，而且可以提升PMOS晶体管的驱动电流，因而可以解决上述问题。
现有形成含硅化镍层的PMOS晶体管方法，如图1A所示，在n型衬底12上形成栅介电层14，并同时在栅介电层14上形成栅极15。
如图1B所示，于n型衬底12上形成扩散层16，于扩散层16中注入p型离子17；然后，进行退火步骤，以使扩散层16中的p型离子扩散进入栅极15两侧的n型衬底12中，而形成p型低掺杂漏极18。
如图1C所示，去除扩散层16，在栅介电层14和栅极15的侧壁形成侧墙20，而得到PMOS栅极结构22；然后，以PMOS栅极结构22为掩模注入p型离子23，于PMOS栅极结构22两侧的n型衬底12中形成p型源极24和p型漏极25。
如图1D所示，进行p型源极24和p型漏极25退火；然后，氮化钛26沉积于栅极结构22和的n型衬底12上，镍层28则沉积于氮化钛26上。
如图1E所示，进行第一次退火工艺，以使该镍层28与p型源极24和p型漏极25表面的硅反应，而于p型源极24和p型漏极25表面形成硅化二镍；进行第二次退火工艺，使硅化二镍进一步与硅反应，在p型源极24和p型漏极25表面形成硅化镍层30；然后，去除未反应的镍层28和氮化钛26。
最后经过后续内连线过程，以完成PMOS晶体管的制作。
具体在制作PMOS晶体管过程中形成含硅化镍层的PMOS晶体管方法如申请号为CN 03811812的中国专利所公开的技术方案。
但是，上述在制作PMOS晶体管过程中，硅化镍层形成也有缺点，就是当硅衬底中具有张应力时，在形成硅化镍层的同时会生成二硅化镍，产生尖峰现象，进而导致漏电流。
发明内容
本发明解决的问题是提供一种改善硅化镍层性能方法及形成PMOS晶体管方法，防止镍层与硅衬底反应形成硅化镍层的同时会生成二硅化镍，产生尖峰现象，进而导致漏电流。
为解决上述问题，本发明提供一种改善硅化镍层性能的方法，首先提供包括栅极结构的n型硅衬底，栅极结构位于n型硅衬底上方的中间位置，所述n型硅衬底中的硅为单晶硅；对栅极结构两侧的n型硅衬底进行非晶化，使单晶硅变为多晶硅；在多晶硅中进行锗注入；在栅极结构两侧的n型硅衬底中形成p型源极和p型漏极；在p型源极和p型漏极表面形成硅化镍层。
所述非晶化为用等离子体将单晶硅打成多晶硅，等离子体非晶化单晶硅的能量为2KeV至20KeV，剂量为5×1013cm-2至5×1015cm-2。
锗注入多晶硅的深度为10nm至40nm。
为解决上述问题，本发明还提供了一种形成PMOS晶体管的方法，包括下列步骤：提供包括栅极结构的n型硅衬底，栅极结构位于n型硅衬底上方的中间位置，所述n型硅衬底中的硅为单晶硅；对栅极结构两侧的n型硅衬底进行非晶化，使单晶硅变为多晶硅；在多晶硅中进行锗注入；在栅极结构两侧的n型硅衬底中形成p型源极和p型漏极；在p型源极和p型漏极表面形成硅化镍层；经过后续内连线过程，形成PMOS晶体管。
所述非晶化为用等离子体将n型硅衬底中的单晶硅打成多晶硅，等离子体非晶化单晶硅的能量为2KeV至20KeV，剂量为5×1013cm-2至5×1015cm-2。
锗注入多晶硅的深度为10nm至40nm。
所述栅极结构包括栅介电层、栅极和侧墙，栅极位于栅介电层上方，侧墙位于栅极和栅介电层侧壁。
所述后续内连线过程为在n型硅衬底上方形成电介质层，平坦化电介质层表面，在电介质层中形成接触开口，填入金属铜，连接晶体管元件。
与现有技术相比，本发明具有以下优点：在形成p型源极和p型漏极之前用等离子体将n型硅衬底中的单晶硅非晶化成多晶硅，然后将重金属掺杂入多晶硅间，使后续镍层与硅衬底反应形成硅化镍层的同时不会再生成二硅化镍，也就不会产生尖峰现象，进而不会导致漏电流。
附图说明
图1A至图1E是现有技术形成PMOS晶体管的示意图。
图2是本发明形成硅化镍层的流程图。
图3A至图3D是本发明形成硅化镍层的示意图。
图4是本发明形成PMOS晶体管的流程图。
图5A至图5G是本发明形成PMOS晶体管的示意图。
图6A至图6C为本发明形成PMOS晶体管时后续内连线制程的示意图。
具体实施方式
随着超大规模集成电路的发展，耗电量较少且适合高集成度的CMOS晶体管，已被广泛地应用在半导体工艺中。硅化镍是应用在CMOS器件制造中的材料，除了电阻率低以及减少单硅化物的硅消耗量的优点外，已经证明了与等离子体掺杂的超浅结有非常低的结漏电。应用硅化镍的主要障碍是在硅化镍形成的同时会有二硅化镍产生，而形成尖峰，导致漏电流。因此，本发明在形成PMOS晶体管过程中，尤其是在形成硅化镍层时，加入非晶化金属注入的步骤，使后续镍层与硅衬底反应形成硅化镍层的同时不会生成二硅化镍，也就不会产生尖峰现象，进而不会导致漏电流。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明形成硅化镍层的流程图。如图2所示，执行步骤S201首先提供包括栅极结构的n型硅衬底，栅极结构位于n型硅衬底上方的中间位置，所述n型硅衬底中的硅为单晶硅；S202对栅极结构两侧的n型硅衬底进行非晶化，使单晶硅变为多晶硅；S203在多晶硅中进行锗注入；S204在栅极结构两侧的n型硅衬底中形成p型源极和p型漏极；S205在p型源极和p型漏极表面形成硅化镍层。
图3A至图3D是本发明形成硅化镍层的示意图。如图3A所示，在n型硅衬底30上方中间位置沉积栅介电层32，并在栅介电层32上方形成栅极34；以栅极34为掩模注入p型离子，于栅极34两侧的n型硅衬底30中形成p型低掺杂漏极35；在栅介电层32和栅极34侧壁上形成侧墙36，而得到栅极结构38。
如图3B所示，对栅极结构38两侧的n型硅衬底30进行非晶化，使单晶硅变为多晶硅；在多晶硅中进行锗39注入；
如图3C所示，以栅极结构38为掩模注入p型离子，在栅极结构38两侧的n型硅衬底30中形成p型源极40和p型漏极41；然后，对p型源极40和p型漏极41退火；在n型硅衬底30和栅极结构38上沉积覆盖层43，接着在覆盖层43上形成镍层44。
如图3D所示，对镍层44进行两次退火，最终在p型源极40和p型漏极41表面形成硅化镍层46。
本实施例中，所述n型硅衬底为在硅衬底中掺杂n型离子，制作PMOS晶体管时，硅衬底中掺杂的是n型离子。
实施例中，用等离子体非晶化单晶硅的能量为2KeV至20KeV，具体例如2KeV、5KeV、10KeV、15KeV或20KeV。等离子体非晶化单晶硅的剂量为5×1013cm-2至5×1015cm-2，具体剂量例如5×1013cm-2、5×1014cm-2或5×1015cm-2。
注入锗的深度为10nm至40nm，具体例如10nm、20nm、30nm或40nm。实施例中除注入锗以外，还可注入铟。
本实施例中，对p型源极40和p型漏极41退火的温度为350℃至550℃，具体例如350℃、400℃、450℃、500℃或550℃；
本实施例中，形成镍层44后进行第一次退火，退火温度为250℃至350℃，退火时间为20秒至40秒，使镍层44与p型源极40和p型漏极41表面的硅反应，生成硅化二镍；进行第二次退火，退火的温度为400℃至600℃，退火时间为20秒至40秒，使硅化二镍与p型源极40和p型漏极41表面的硅反应，生成硅化镍层46。
图4是本发明形成PMOS晶体管的流程图。如图3所示，执行步骤S301首先提供包括栅极结构的n型硅衬底，栅极结构位于n型硅衬底上方的中间位置，所述n型硅衬底中的硅为单晶硅；S302对栅极结构两侧的n型硅衬底进行非晶化，使单晶硅变为多晶硅；S303在多晶硅中进行锗注入；S304在栅极结构两侧的n型硅衬底中形成p型源极和p型漏极；S305在p型源极和p型漏极表面形成硅化镍层；S306经过后续内连线过程，形成PMOS晶体管。
图5A至图5G是本发明形成PMOS晶体管示意图。如图5A所示，在n型硅衬底50中掺杂入n型离子，并在n型硅衬底50上形成栅介电层52，同时在栅介电层52上形成栅极53。
如图5B所示，于n型硅衬底50中注入p型离子54；然后，进行退火步骤，以使p型离子扩散进入栅极53两侧的n型硅衬底50中，而形成p型低掺杂漏极56。
如图5C所示，在栅介电层52和栅极53侧壁上形成侧墙58，而得到栅极结构59；接着，用等离子体对n型硅衬底50中的单晶硅进行非晶化为多晶硅，并将锗60注入多晶硅间。
如图5D所示，以栅极结构59为掩模注入p型离子61，于栅极结构59两侧的n型硅衬底50中形成p型源极62和p型漏极63。
如图5E所示，对p型源极62和p型漏极63退火，退火温度为350℃至550℃；在n型硅衬底50和栅极结构59上沉积覆盖层64，之后，在覆盖层64上形成镍层66。
如图5F所示，形成镍层66后进行第一次退火，退火温度为250℃至350℃，退火时间为20秒至40秒，使镍层66与p型源极62和p型漏极63表面的硅反应，生成硅化二镍；进行第二次退火，退火的温度为400℃至600℃，退火时间为20秒至40秒，使硅化二镍与p型源极62和p型漏极63表面的硅反应，生成硅化镍层68；去除未反应的镍层66和覆盖层64。
如图5G所示，在硅衬底50上方形成电介质层70，经过表面平坦化之后，在电介质层70中形成接触开口72，填入金属铜，连接晶体管元件。
实施例中，所述p型离子为硼离子。
本实施例中，覆盖层是氮化钛，厚度为50埃至250埃，具体的厚度例如为50埃、100埃、150埃、200埃或250埃。用物理气相沉积法在覆盖层表面形成厚度为50埃至200埃的镍层，其中镍层厚度可具体采用例如50埃、100埃、150埃或200埃。
图6A至图6C为本发明形成PMOS晶体管时后续内连线制程示意图。如图6A所示，在已形成如图5F所示的结构上方形成层间电介质层81，层间电介质层81可以是单层结构，也可以是多层结构，多层结构的各层可采用不同材料。
如图6B所示经过诸如化学机械抛光或回蚀工艺处理后，使层间电介质层81表面平坦化；然后，在电介质层81中形成接触开口82，从而暴露p型源极和p型漏极和栅极结构的表面区域。
如图6C所示，在接触开口82中填入金属铜83，连接晶体管元件，从而形成PMOS晶体管。
本发明在制作PMOS晶体管过程中形成硅化镍层时，在形成p型源极和p型漏极之前，用等离子体将n型硅衬底中的单晶硅非晶化成多晶硅，并将锗注入进多晶硅间，这样使后续镍层与硅衬底反应形成硅化镍层的同时不会生成二硅化镍，进而在硅衬底中也不会因产生尖峰现象而导致漏电流。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种改善硅化镍层性能的方法，其特征在于：包括下列步骤：
首先提供包括栅极结构的n型硅衬底，栅极结构位于n型硅衬底上方的中间位置，所述n型硅衬底中的硅为单晶硅；
对栅极结构两侧的n型硅衬底进行非晶化，使单晶硅变为多晶硅；
在多晶硅中进行锗注入；
在栅极结构两侧的n型硅衬底中形成p型源极和p型漏极；
在p型源极和p型漏极表面形成硅化镍层。
2.根据权利要求1所述的改善硅化镍层性能的方法，其特征在于：所述非晶化为用等离子体将单晶硅打成多晶硅。
3.根据权利要求2所述的改善硅化镍层性能的方法，其特征在于：等离子体非晶化单晶硅的能量为2KeV至20KeV，剂量为5×1013cm-2至5×1015cm-2。
4.根据权利要求1所述的改善硅化镍层性能的方法，其特征在于：锗注入多晶硅的深度为10nm至40nm。
5.一种形成PMOS晶体管的方法，包括下列步骤：
提供包括栅极结构的n型硅衬底，栅极结构位于n型硅衬底上方的中间位置，所述n型硅衬底中的硅为单晶硅；
对栅极结构两侧的n型硅衬底进行非晶化，使单晶硅变为多晶硅；
在多晶硅中进行锗注入；
在栅极结构两侧的n型硅衬底中形成p型源极和p型漏极；
在p型源极和p型漏极表面形成硅化镍层；
经过后续内连线过程，形成PMOS晶体管。
6.根据权利要求5所述的形成PMOS晶体管的方法，其特征在于：所述非晶化为用等离子体将n型硅衬底中的单晶硅打成多晶硅。
7.根据权利要求6所述的形成PMOS晶体管的方法，其特征在于：等离子体非晶化单晶硅的能量为2KeV至20KeV，剂量为5×1013cm-2至5×1015cm-2。
8.根据权利要求5所述的形成PMOS晶体管的方法，其特征在于：锗注入多晶硅的深度为10nm至40nm。
9.根据权利要求5所述的形成PMOS晶体管的方法，其特征在于：所述栅极结构包括栅介电层、栅极和侧墙，栅极位于栅介电层上方，侧墙位于栅极和栅介电层侧壁。
10.根据权利要求5所述的形成PMOS晶体管的方法，其特征在于：所述后续内连线过程为在n型硅衬底上方形成电介质层，平坦化电介质层表面，在电介质层中形成接触开口，填入金属铜，连接晶体管元件。
CNA2006100306258A 2006-08-31 2006-08-31 改善硅化镍层性能方法及形成pmos晶体管方法 Pending CN101136336A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006100306258A CN101136336A (zh) 2006-08-31 2006-08-31 改善硅化镍层性能方法及形成pmos晶体管方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006100306258A CN101136336A (zh) 2006-08-31 2006-08-31 改善硅化镍层性能方法及形成pmos晶体管方法

Publications (1)

Publication Number Publication Date
CN101136336A true CN101136336A (zh) 2008-03-05

Family

ID=39160330

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100306258A Pending CN101136336A (zh) 2006-08-31 2006-08-31 改善硅化镍层性能方法及形成pmos晶体管方法

Country Status (1)

Country Link
CN (1) CN101136336A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569087A (zh) * 2010-12-29 2012-07-11 中国科学院微电子研究所 Mos晶体管及其制作方法
CN102655088A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 修复离子注入损伤的方法
CN103035497A (zh) * 2011-09-29 2013-04-10 中芯国际集成电路制造(上海)有限公司 镍硅化物形成方法及晶体管形成方法
CN102136417B (zh) * 2010-01-27 2013-09-04 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136417B (zh) * 2010-01-27 2013-09-04 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN102569087A (zh) * 2010-12-29 2012-07-11 中国科学院微电子研究所 Mos晶体管及其制作方法
CN102569087B (zh) * 2010-12-29 2016-01-27 中国科学院微电子研究所 Mos晶体管及其制作方法
CN102655088A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 修复离子注入损伤的方法
CN103035497A (zh) * 2011-09-29 2013-04-10 中芯国际集成电路制造(上海)有限公司 镍硅化物形成方法及晶体管形成方法
CN103035497B (zh) * 2011-09-29 2016-01-06 中芯国际集成电路制造(上海)有限公司 镍硅化物形成方法及晶体管形成方法

Similar Documents

Publication Publication Date Title
CN100495663C (zh) 集成电路的制造方法
JP4889901B2 (ja) 深い接合を有するソース／ドレイン領域を形成する方法
CN100334698C (zh) 一种制造半导体器件的方法及其半导体器件
US9502305B2 (en) Method for manufacturing CMOS transistor
CN101027763A (zh) 具有外延源区和漏区的金属栅晶体管
CN1913112A (zh) 半导体元件的制造方法
CN1913111A (zh) 半导体元件及其形成方法
CN101635262A (zh) 一种锗基肖特基晶体管的制备方法
CN102157379B (zh) 一种半导体器件及其制造方法
CN101136336A (zh) 改善硅化镍层性能方法及形成pmos晶体管方法
CN102856177B (zh) 半导体器件和用于制造半导体器件的方法
US20110006349A1 (en) Field effect transistor having channel silicon germanium
CN102044438B (zh) Mos晶体管及其制造方法
CN102983104B (zh) Cmos晶体管的制作方法
CN100499166C (zh) 半导体结构及金属氧化物半导体元件的制作方法
CN102856179A (zh) 半导体器件的形成方法
CN105789203A (zh) 一种半导体器件及其制备方法、电子装置
CN102097376B (zh) 半导体器件的制作方法
CN104851911A (zh) 一种半导体器件及其制造方法和电子装置
CN102074468A (zh) 一种实现源漏和栅分开硅化的方法
CN1206711C (zh) 金属－氧化物－半导体晶体管的自对准硅化物的制备方法
CN102024706A (zh) 用于制造半导体器件的方法
KR100495912B1 (ko) 숏채널효과를 방지하기 위한 반도체소자 및 그의 제조 방법
CN103377933A (zh) Mos晶体管的制造方法
CN102044437B (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080305