CN102044437B - 用于制造半导体器件的方法 - Google Patents
用于制造半导体器件的方法 Download PDFInfo
- Publication number
- CN102044437B CN102044437B CN 200910197579 CN200910197579A CN102044437B CN 102044437 B CN102044437 B CN 102044437B CN 200910197579 CN200910197579 CN 200910197579 CN 200910197579 A CN200910197579 A CN 200910197579A CN 102044437 B CN102044437 B CN 102044437B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- high stress
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 230000001939 inductive effect Effects 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 61
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 230000006378 damage Effects 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006355 external stress Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于制造半导体器件的方法，所述方法包括下列步骤：提供一衬底；在所述衬底上形成栅极氧化层以及栅电极；在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；在所述衬底上形成源极和漏极；在所述间隙壁上形成蚀刻停止层；在所述蚀刻停止层上形成高应力诱发层，所述高应力诱发层相对于所述蚀刻停止层的干法刻蚀选择率为40∶1～60∶1；刻蚀所述高应力诱发层以便将其薄化；刻蚀所述薄化的高应力诱发层和蚀刻停止层以便将其移除。根据本发明的制造半导体器件的方法，能够有效地提高良品率。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及利用应力记忆技术制造半导体器件的工艺。
背景技术
集成电路的制造需要根据指定的电路布局在给定的芯片区域上形成大量的电路元件。考虑到操作速度、耗电量及成本效率的优异特性，COMS技术目前是最有前景的用于制造复杂电路的方法之一。在使用COMS技术制造复杂的集成电路时，有数百万个晶体管(例如，N沟道晶体管与P沟道晶体管)形成于包含结晶半导体层的衬底上。不论所研究的是N沟道晶体管还是P沟道晶体管，MOS晶体管都含有所谓的PN结，PN结由以下两者的界面形成：高浓度掺杂的漏极/源极区、以及配置于该漏极区与该源极区之间的反向掺杂沟道。
用形成于沟道区附近且通过薄绝缘层而与该沟道区分隔的栅极电极来控制沟道区的导电率，例如控制导电沟道的驱动电流能力。当在栅极电极上施加适当的控制电压形成导电沟道后，沟道区的导电率取决于掺杂浓度和多数电荷载流子的迁移率。对于沟道区在晶体管宽度方向的给定延伸部分而言，沟道区的导电率取决于源极区与漏极区之间的距离，该距离也被称作沟道长度。因此，沟道区的导电率是决定MOS晶体管效能的主要因素。因此，减小沟道长度以及减小与沟道长度相关联的沟道电阻率，成为用来提高集成电路操作速度的重要设计准则。
然而，持续缩减晶体管尺寸从而减小沟道长度会带来诸多问题，例如沟道的可控性减小(这也被称为短沟道效应)。这些问题必须加以克服，以免过度地抵消掉逐步减小MOS晶体管沟道长度所得到的优势。另外，持续减小关键尺寸(例如，晶体管的栅极长度)还需要相适应的工艺技术或开发更复杂的工艺技术用来补偿短沟道效应，因此从工艺角度上看会越来越困难。目前已提出从另一个角度来提高晶体管的开关速度，即通过对于给定沟道长度增大沟道的电子载流子迁移率。这种提高载流子迁移率的方法可以避免或至少延缓在与装置缩放尺寸相关联的工艺中所遇到的许多问题。
用来增加电荷载流子迁移率的一个有效机制是改变沟道内的晶格结构，例如通过在沟道区附近产生拉伸或压缩应力以便在沟道内产生对应的应变，而拉伸或压缩会分别造成电子和空穴迁移率的改变。例如，就标准的晶向而言，在沟道区中沿沟道长度方向产生单轴拉伸应变会增加电子的迁移率，其中，取决于拉伸应变的大小和方向，可增加迁移率达百分之五十或更多。迁移率的增大可直接转化成导电率的提高。另一方面，就P型晶体管的沟道区而言，单轴压缩应变可增加空穴的迁移率，从而提高P型晶体管的导电率。目前看来，在集成电路制造中引进应力或应变技术是对于下一代技术节点而言极有前景的方法。因为，受应变的硅可视为是一种“新型”的半导体材料，这使得制造速度更快的半导体器件成为可能而不需另外开发昂贵的新型半导体材料，同时也可兼容目前所普遍使用的半导体工艺制造技术。
在晶体管的沟道区附近产生拉伸或压缩应力有几种方式，例如使用永久性应力覆盖层、间隔层元件等产生外部应力，以便在沟道内产生所需要的应变。这些方法虽然看起来很有效也很有前景，但对于例如以接触层、间隙壁(spacer)等来提供外部应力至沟道内以产生所需要的应变时，施加外部应力产生应变的工艺可能取决于应力传递机构的效率。因此，对于不同的晶体管类型，必须提供不同的应力覆盖层，这会导致增加多个额外的工艺步骤。特别是，如果增加的工艺步骤是光刻步骤的话，会使整体的生产成本显著增加。
因此，目前更为普遍应用的在沟道区产生应变的技术是一种被称为“应力记忆”的技术。在半导体器件的中间制造阶段，在栅极电极附近形成大量非晶化区，然后在晶体管区域上方形成应力层，在该应力层的存在下，可使该非晶化区重结晶。在用于使晶格重结晶的退火工艺期间，在该应力层产生的应力下，晶体会成长并且产生受应变的晶格。在重结晶后，可移除该应力层(因此这种应力层也被称为“牺牲”应力层)，而在重结晶的晶格部分内仍可保留一些应变量。虽然这种效应产生的机制目前尚未完全了解，但大量实验已证实，在覆盖的多晶硅栅极电极中会产生某一程度的应变，即使引发应力的层(即牺牲应力层)移除后，这种应变仍会存在。由于在移除该初始应力层后栅极结构仍维持着某些应变量，对应的应变也可转移到再成长的晶体部分，从而也可保持某一部分的初始应变。
该应力记忆技术有利于与其它的“永久性”应变引发源结合，例如受应力的接触式蚀刻停止层、受应变的嵌入式半导体材料等等，以便增加应变引发机构的整体效率。不过，这可能需要额外的光刻步骤来对与晶体管类型有关的额外牺牲应力层进行构图，从而使整体的生产成本增加。应力记忆技术能够诱发应力转移到与MOSFET的沟道区域，借此改善先进工艺(例如65纳米工艺)的元件特征。
传统的采用应力记忆技术制造半导体器件100的方法如图1A至1F所示。如图1A所示，提供一衬底101，材料可以选择为单晶硅衬底。在衬底101上沉积一层栅极氧化层102，可以选择为利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下形成栅极氧化层102。然后在栅极氧化层102上以化学气相沉积(CVD)法沉积一层掺杂多晶硅层。刻蚀栅极氧化层102以及多晶硅层形成栅电极103。接着，如图1B所示，在栅极氧化层102、栅电极103的侧壁上以及衬底101上面以CVD方法沉积间隙壁绝缘层104A以及104B，此时会同时在衬底101的背面生长同样成分的第一绝缘层105，材料可以选择为SiO2。然后，如图1C所示，在间隙壁绝缘层104A以及104B的侧壁上形成间隙壁106A以及106B，此时会同时在第一绝缘层105的背侧生成第二绝缘层107，材料可以选择为SiN。接着实施离子注入工艺形成源/漏极112A与112B。接下来，如图1D所示，在间隙壁106A以及106B上面以CVD方法沉积一层氧化层作为蚀刻停止层108，其厚度为30～200埃。然后，在蚀刻停止层108上以CVD方法沉积一层高应力诱发层109，形成条件为，源气体的气压为5torr，功率为100w，所采用的源气体优选为SiH4、NH3与N2的混合气体。SiH4的流速为50sccm，NH3的流速为3200sccm，N2的流速为10000sccm，温度为480摄氏度，压力为900MPa。其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1ml/min)的流量，1torr≈133.32帕斯卡。
接着，如图1E所示，在半导体器件上涂敷一层具有图案的光刻胶(未示出)，进行光刻，施以蚀刻步骤将高应力诱发层109薄化，成为高应力诱发层109’。接着，进行灰化工艺，去除光刻胶(未示出)。将该半导体器件100施以快速热退火(RTA)工艺，其工艺温度范围为1000～1100摄氏度。最后，如图1F所示，施以干刻蚀工艺将薄化的高应力诱发层109’和蚀刻停止层108移除，蚀刻速率为800A/s。
然而，在上述利用干刻蚀工艺将薄化的高应力诱发层109’和蚀刻停止层108移除的过程中，尽管有蚀刻阻挡层108的存在，在移除高应力诱发层109’时，由于高应力诱发层109’和蚀刻停止层108对于传统的干刻蚀方法的蚀刻选择性差别不大，因此在干法刻蚀过程中会破坏到栅极间隙壁106A以及106B。如图2的照片中圆圈标出的位置所示，在栅极间隙壁106A以及106B的上部有一部分区域已经被侵蚀。栅极间隙壁106A以及106B作用是在接下来的离子注入重掺杂过程中作为阻挡层，以便形成轻掺杂的源/漏极。然而，由于其结构的破坏，必然破坏源/漏极结构的性能，降低了半导体器件的性能，严重情况下，甚至损坏整个半导体器件。
因此，需要一种方法，能够有效地克服在干法蚀刻去除高应力诱发层的过程中对于栅极间隙壁损伤的问题，以便降低半导体器件生产的成本，提高良品率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服干法蚀刻去除高应力诱发层的过程中对于栅极间隙壁损伤的问题，本发明提供了一种用于制造半导体器件的方法，所述方法包括下列步骤：提供一衬底；在所述衬底上形成栅极氧化层以及栅电极；在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；在所述衬底上形成源极和漏极；在所述间隙壁上形成蚀刻停止层；在所述蚀刻停止层上形成高应力诱发层，所述高应力诱发层相对于所述蚀刻停止层的干法刻蚀选择率为40∶1～60∶1；刻蚀所述高应力诱发层以便将其薄化；刻蚀所述薄化的高应力诱发层和蚀刻停止层以便将其移除。
根据本发明的制造半导体器件的方法，能够有效地克服在干法蚀刻去除高应力诱发层的过程中对于栅极间隙壁损伤的问题，以便降低半导体器件生产的成本，提高良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A至图1F是传统的采用应力记忆技术的方法形成半导体器件的剖面结构示意图；
图2传统的采用干法刻蚀技术移出高应力诱发层对于栅极间隙壁损伤的SEM图；
图3A至3F是根据本发明的在应力记忆技术中采用新工艺形成高应力诱发层的半导体器件的剖面结构示意图；
图4是根据本发明的在应力记忆技术中形成半导体器件TEM图；
图5是制作根据本发明实施例的在应力记忆技术中采用新的工艺形成高应力诱发层的半导体器件工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，利用改进的工艺沉积高应力诱发层以便解决应力记忆技术中栅极间隙壁遭到破坏的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了克服应力记忆技术中干刻蚀法对栅极间隙壁造成破坏的问题，本发明提出一种新的高应力诱发层成分，以避免栅极间隙壁遭到破坏。参照图3A至图3F，示出根据本发明的在应力记忆技术中采用改进的工艺沉积高应力诱发层半导体器件制作工艺流程中各个步骤的剖视图。
如图3A所示，提供一衬底301，材料可以选择为单晶硅衬底，包含掺杂p-阱区供NMOS元件区域(未示出)。例如，CMOS晶体管包括NMOS晶体管形成于p-阱区(未示出)之上。在衬底301上沉积一层栅极氧化层302，可以选择为利用氧化工艺在氧蒸气环境中温度约在800～1000摄氏度下形成栅极氧化层302。然后在栅极氧化层302上以化学气相沉积(CVD)法沉积一层掺杂多晶硅层。刻蚀栅极氧化层302以及多晶硅层形成栅电极303。
如图3B所示，在栅极氧化层302、栅电极303的侧壁上以及衬底301上面以CVD方法沉积间隙壁绝缘层304A以及304B，此时会同时在衬底301的背面生长同样成分的第一绝缘层305，材料可以选择为SiO2。
然后，如图3C所示，在间隙壁绝缘层304A以及304B的侧壁上形成间隙壁306A以及306B，此时会同时在第一绝缘层305的背侧生成第二绝缘层307，材料可以选择为SiN。接着实施离子注入工艺形成源/漏极312A与312B。
接下来，如图3D所示，在间隙壁306A以及306B上面以CVD方法沉积一层氧化层作为蚀刻停止层308，其厚度为30～200埃。然后，在蚀刻停止层308上以CVD方法沉积一层高应力诱发层309，成分为SiN，形成条件为：源气体的气压为5.5～6.5torr，优选为6torr；功率为30～80w，优选为55w；所采用的源气体为SiH4、NH3与N2的混合气体。SiH4气体流速为20～30sccm，优选为25sccm，NH3气体流速为20～100sccm，优选为50sccm，N2气体流速为15000～25000sccm，优选为20000sccm，温度400～450摄氏度，优选为400摄氏度，压力为950MPa。其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1ml/min)的流量，1torr≈133.32帕斯卡。
接着，如图3E所示，在半导体器件上涂敷一层具有图案的光刻胶(未示出)，进行光刻，施以蚀刻步骤将高应力诱发层309薄化，成为高应力诱发层309’。接着，进行灰化工艺，去除光刻胶(未示出)。将该半导体器件300施以快速热退火(RTA)工艺，其工艺温度范围为1000～1100摄氏度，较佳温度为约1030～1040摄氏度。
最后，如图3F所示，施以干蚀法将薄化的高应力诱发层309'和蚀刻停止层308移除，蚀刻速率为1900埃/s。根据本发明的组分条件生成的高应力诱发层，其相对于蚀刻停止层的干法刻蚀选择率大约为40∶1～60∶1，优选50∶1，远远高于现有工艺的大约20∶1的蚀刻选择率。在这种高选择蚀刻率的条件下，可以完全去除高应力诱发层，同时在遇到蚀刻停止层308可以迅速停止刻蚀，不会损失下面的栅极间隙壁层。
如图4的TEM照片所示，采用改进工艺条件和组分沉积高应力诱发层后，在干刻蚀移除高应力诱发层的过程中，并未对栅极间隙壁306A以及306B造成任何破坏，有效地提高了半导体器件的良品率。且蚀刻时间也从以往的45秒减小为25秒，减小了半导体器件的生产周期，大大地节省了制作成本。
图5的流程图示出了制作根据本发明实施例的采用改进工艺沉积高应力诱发层的半导体器件工艺流程图。在步骤501中，提供一衬底，材料可以选择为单晶硅衬底，在衬底上沉积一层栅极氧化层，然后在栅极氧化层上沉积一层掺杂多晶硅层，刻蚀栅极氧化层以及多晶硅层形成栅电极。在步骤502中，在栅极氧化层、栅电极的侧壁上以及衬底上面沉积间隙壁绝缘层，此时会同时在衬底的背面生长同样成分的第一绝缘层。在步骤503中，在间隙壁绝缘层侧壁上形成间隙壁，此时会同时在第一绝缘层的背侧生成第二绝缘层。接着实施离子注入工艺形成源/漏极。在步骤504中，在间隙壁上面沉积一层氧化层作为蚀刻停止层。然后，在蚀刻停止层上沉积一层高应力诱发层。所述高应力诱发层相对于蚀刻停止层的干法刻蚀选择率大约为40∶1～60∶1，优选50∶1。在步骤505中，在半导体器件上涂敷一层具有图案的光刻胶，进行光刻，施以蚀刻步骤将高应力诱发层薄化。接着，进行灰化工艺，去除光刻胶，将半导体器件施以快速热退火(RTA)工艺。在步骤506中，施以干蚀法将薄化的高应力诱发层和蚀刻停止层移除。
根据如上所述的实施例制造的在应力记忆技术中采用新的工艺形成高应力诱发层的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (6)
1.一种用于制造半导体器件的方法，所述方法包括下列步骤：
提供一衬底；
在所述衬底上形成栅极氧化层以及栅电极；
在所述栅极氧化层和所述栅电极的侧壁上形成间隙壁绝缘层，同时在所述衬底的背侧形成第一绝缘层；
在所述间隙壁绝缘层的侧壁上形成间隙壁，同时在所述第一绝缘层的背侧形成第二绝缘层；
在所述衬底上形成源极和漏极；
在所述间隙壁上形成蚀刻停止层；
在所述蚀刻停止层上形成高应力诱发层，所述高应力诱发层相对于所述蚀刻停止层的干法刻蚀选择率为40：1～60：1；
刻蚀所述高应力诱发层以便将其薄化；
刻蚀所述薄化的高应力诱发层和蚀刻停止层以便将其移除；其中，
所述高应力诱发层的成分为SiN，所述SiN的形成条件为：源气体的气压为5.5～6.5torr；功率为30～80w；所采用的源气体为SiH4、NH3与N2的混合气体，SiH4气体流速为20～30sccm，NH3气体流速为20～100sccm，N2气体流速为15000～25000sccm，温度400～450摄氏度，压力为950MPa。
2.如权利要求1所述的用于制造半导体器件的方法，其特征在于，所述第一绝缘层的成分为SiO2。
3.如权利要求1所述的用于制造半导体器件的方法，其特征在于，所述第二绝缘层的成分为SiN。
4.如权利要求1所述的用于制造半导体器件的方法，其特征在于，所述SiN的形成条件为：源气体的气压为6torr；功率为55w；所采用的源气体为SiH4、NH3与N2的混合气体，SiH4气体流速为25sccm，NH3气体流速为50sccm，N2气体流速为20000sccm，温度为400摄氏度，压力为950MPa。
5.如权利要求1所述的用于制造半导体器件的方法，其特征在于，所述刻蚀所述薄化的高应力诱发层和蚀刻停止层的步骤采用的是干法刻蚀工艺。
6.如权利要求1所述的用于制造半导体器件的方法，其特征在于，所述高应力诱发层相对于所述蚀刻停止层的干法刻蚀选择率为50：1。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910197579 CN102044437B (zh) | 2009-10-21 | 2009-10-21 | 用于制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910197579 CN102044437B (zh) | 2009-10-21 | 2009-10-21 | 用于制造半导体器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102044437A CN102044437A (zh) | 2011-05-04 |
| CN102044437B true CN102044437B (zh) | 2012-12-05 |
Family
ID=43910458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910197579 Expired - Fee Related CN102044437B (zh) | 2009-10-21 | 2009-10-21 | 用于制造半导体器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102044437B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103928310B (zh) * | 2014-04-28 | 2018-04-06 | 上海集成电路研发中心有限公司 | 打开多晶硅栅极的方法 |
-
2009
- 2009-10-21 CN CN 200910197579 patent/CN102044437B/zh not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| JP特开平10-326837A 1998.12.08 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102044437A (zh) | 2011-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5795735B2 (ja) | チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ | |
| CN101390209B (zh) | 通过在栅极和沟道中引起应变来增强cmos晶体管性能的方法 | |
| JP5795260B2 (ja) | 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ | |
| JP4932795B2 (ja) | 半導体装置及びその製造方法 | |
| KR101413272B1 (ko) | 트랜지스터의 게이트 전극의 선비정질화 방지 | |
| US20110006373A1 (en) | Transistor Structure | |
| JP5544367B2 (ja) | トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域 | |
| US8969916B2 (en) | Strain enhancement in transistors comprising an embedded strain-inducing semiconductor alloy by creating a patterning non-uniformity at the bottom of the gate electrode | |
| JP2007300090A (ja) | 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 | |
| KR20090122122A (ko) | 반도체 소자의 제조 방법 및 그 구조 | |
| JP2009506574A (ja) | Ｎｍｏｓトランジスタおよびｐｍｏｓトランジスタに凹んだ歪みのあるドレイン／ソース領域を形成する技術 | |
| US20110175148A1 (en) | Methods of Forming Conductive Features and Structures Thereof | |
| US8558290B2 (en) | Semiconductor device with dual metal silicide regions and methods of making same | |
| US7919379B2 (en) | Dielectric spacer removal | |
| US7482219B2 (en) | Technique for creating different mechanical strain by a contact etch stop layer stack with an intermediate etch stop layer | |
| JP2010536169A (ja) | 金属ゲート及び高ｋ誘電体を有する回路構造体 | |
| US8039342B2 (en) | Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal | |
| US20110101469A1 (en) | Strain enhancement in transistors comprising an embedded strain-inducing semiconductor alloy by corner rounding at the top of the gate electrode | |
| CN102044437B (zh) | 用于制造半导体器件的方法 | |
| KR20130123327A (ko) | 스트레스 라이너 기법에서 추가의 세정 공정을 시행함으로써 향상되는 트랜지스터 성능 | |
| CN102044492B (zh) | 用于制造半导体器件的方法 | |
| CN102024706A (zh) | 用于制造半导体器件的方法 | |
| CN102376646B (zh) | 改善双应力氮化物表面形态的方法 | |
| CN102194749B (zh) | 制作互补型金属氧化物半导体器件的方法 | |
| CN102024705B (zh) | 半导体器件以及用于制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20130105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130105 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121205 Termination date: 20191021 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |