CN101635262A

CN101635262A - 一种锗基肖特基晶体管的制备方法

Info

Publication number: CN101635262A
Application number: CN200910090737A
Authority: CN
Inventors: 郭岳; 安霞; 黄如; 张兴
Original assignee: Peking University
Current assignee: Peking University; Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-08-07
Filing date: 2009-08-07
Publication date: 2010-01-27
Anticipated expiration: 2029-08-07
Also published as: CN101635262B

Abstract

本发明公开了一种锗基肖特基晶体管的制备方法，属于超大规模集成电路(ULSI)工艺制造技术领域。该方法包括：首先在锗基衬底上制作MOS晶体管结构；淀积一金属薄膜；然后进行第一次热处理，快速热退火使金属薄膜层与位于其下方的锗层反应形成金属锗化物；去除未反应的金属薄膜层；在反应生成的金属锗化物层中掺入杂质；第二次热处理，退火使得上述掺入的杂质激活驱入；最后形成接触孔、金属连线。本发明通过在第一次退火形成镍锗化物以后，又进行杂质掺杂和激活驱入退火，可有效调控金属半导体接触的势垒高度，同时还可以改善锗化物表面形貌。

Description

一种锗基肖特基晶体管的制备方法

技术领域

本发明属于超大规模集成电路(ULSI)工艺制造技术领域，具体涉及一种Ge基肖特基的制备方法。

背景技术

随着器件尺寸的缩小，迁移率的退化变成一个很棘手的问题。相比硅材料，锗材料具有更高、更加对称的低场载流子迁移率，窄的能带宽度，同时与硅工艺兼容，所以锗基器件是高速MOSFET器件一个很有希望的发展方向。

锗基肖特基晶体管是一种非常具有发展潜力的新型结构，它与传统晶体管的主要区别就是它用金属锗化物源漏代替了传统高掺杂的源漏，源漏和沟道的接触由PN结变成了金属半导体接触的肖特基结。

锗基肖特基晶体管有如下优势：(1)金属锗化物源漏有较好化学稳定性，同时有非常好的电阻率特性，有效减小源漏串联电阻。(2)肖特基晶体管工艺所需的光刻版比传统MOS器件少，制造过程更简单。关键的金属源漏采用自对准技术，光刻出源漏区之后淀积金属，快速退火使得金属与Ge反应生成锗化物，氧化层上的金属没有发生反应，用选择腐蚀除去。(3)用来控制短沟效应的Pocket/halo注入不再需要，传统形成高掺杂源漏的两次注入也省略掉，这样能减小衬底损伤和应力的释放，保持较高的载流子迁移率，还避免杂质涨落对器件特性的影响，同时也更有利于提高集成密度。(4)工艺和结构上的特点使得肖特基晶体管避免了寄生双极管效应，改善晶体管的短沟性能，有较低的沟道注入，高的沟道迁移率，并且可以降低结电容和栅电容，提高高频特性。(5)肖特基晶体管的制备过程和CMOS工艺完全兼容，而且它较低的温度预算非常有利于high-k介质、金属栅、应力沟道等工艺集成，这是非常难得的优势。(6)锗基肖特基晶体管结构在锗材料上实现锗化物源漏将会大大克服体Ge器件中杂质在Ge中的固溶度较低，源漏电阻较大，而且在激活过程中杂质扩散较快，非常难以实现浅结等缺点。(7)Ge材料迁移率大、速度特性好。

但是，锗基肖特基晶体管也受到了以下问题的制约：

1、由于肖特基晶体管的源漏与沟道是金属半导体接触，受肖特基势垒高度的影响，肖特基晶体管泄漏电流较大，使它的开关比受到一定的制约，开态驱动电流较小，关态泄露电流大；

2、金属淀积在锗上经退火形成的锗化物，会由于成核凝聚反应使得锗化物表面产生凝聚形成很多空洞，这对于制备肖特基晶体管是不利的，因为与沟道相接的锗化物的形貌直接影响锗基肖特基晶体管的性能，过差的锗化物表面形貌会导致源漏性质的不均匀，波动比较大，如果锗化物薄膜形成过多的空洞，则晶体管的性能会受很大影响，甚至根本无法导通。

发明内容

针对上述锗基肖特基晶体管金属半导体接触存在的问题，本发明提出了一种锗基肖特基晶体管的制备方法，该工艺方法可以有效调控金属半导体接触的势垒高度，同时还可以改善锗化物表面形貌。

一种锗基肖特基晶体管的制备方法，其包括以下步骤：

1-1)在锗基衬底上制作MOS晶体管结构；

1-2)溅射金属薄膜；

1-3)进行第一次热处理，快速热退火使上述金属薄膜层与位于其下方的锗层反应形成金属锗化物；

1-4)去除未反应的金属薄膜层；

1-5)在反应生成的金属锗化物层中掺入杂质；

1-6)第二次热处理，退火使得上述掺入的杂质激活驱入；

1-7)形成接触孔、金属连线。

步骤1-1)具体包括：

2-1)在衬底上制作隔离区；

2-2)淀积一栅介质层；

2-3)制备栅结构；

2-4)形成侧墙结构。

所述锗基衬底是体锗衬底或锗覆绝缘(GOI)衬底。

所述步骤1-2)的金属薄膜为镍、铂或钴膜。

所述1-3)步骤中，退火温度为350℃至600℃，退火时间为30秒至80秒。

所述1-5)步骤中，对于PMOS，可以掺杂Al，Ga，In，Mg，对于NMOS，可以掺杂P，As，Sb，S，Se，掺杂剂量5e13至5e15atom/cm^-2。

所述1-6)步骤中，热退火工艺温度介于400至600度，退火时间介于10秒至70秒。

与现有技术相比，本发明的有益效果是：

本发明提出了一种新的锗基杂质分凝肖特基晶体管的制备方法，即在第一次退火形成镍锗化物以后，又进行了杂质掺杂和激活驱入退火，使得杂质硼在镍锗和锗衬底界面上发生分凝，增加了界面附近靠锗一侧几个纳米处杂质硼浓度，使得能带图发生变化，形状上弯，进而势垒高度增加。因而在源漏与N型轻掺杂沟道的接触区，电子的势垒高度增加，空穴的势垒高度减小。这使得在以PMOS为例的该锗基杂质分凝肖特基晶体管实例中，开态时，较低的源端空穴势垒可以增大驱动电流，关态时，高的漏端电子势垒又有效的减小了漏电。因此，用本工艺方法制作锗基杂质分凝肖特基晶体管可以适当调整锗基肖特基晶体管源漏处肖特基势垒高度，改善锗基肖特基晶体管的电流开关比。

同时，制作镍锗化物肖特基源漏时，通过在第一次退火形成镍锗化物以后，又进行杂质掺杂和激活驱入退火的方法，还可以改善镍锗化物肖特基源漏的形貌，减小削弱由于成核凝聚反应在镍锗化物中产生的空洞，使得镍锗化物更加平滑均一。使用本发明制作的肖特基源漏镍锗化物在相同情况下好于现有制备方法做的肖特基源漏镍锗化物，改善了锗基肖特基晶体管的性能。

附图说明

图1为本发明一制备镍锗化物肖特基的流程图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细描述：

图1为本发明一优选实施例制作镍锗化物肖特基源漏的方法流程图。本发明制作锗基肖特基晶体管的方法包括如下步骤：

步骤1：提供一块锗基衬底。如图1(a)所示，一半导体锗衬底1，P型杂质Ga做衬底掺杂，其中半导体锗衬底1可是体锗衬底或锗覆绝缘(GOI)衬底等。

步骤2：制作N阱区域。在锗衬底上淀积氧化硅层并且淀积氮化硅层，通过光刻定义N阱区域，反应离子刻蚀掉N阱区域的氮化硅，并且离子注入N型杂质，比如磷，然后退火驱入制作N阱2，最后去掉注入掩蔽层，完成图如图1(b)所示。

步骤3：实现沟槽隔离。如图1(c)中隔离区4，在锗片上淀积氧化硅和氮化硅层，通过光刻定义出沟槽的位置，之后利用反应离子刻蚀技术刻蚀氮化硅和氧化硅，进而刻蚀锗，形成沟槽，并利用CVD方法淀积多晶硅或氧化硅回填隔离槽，最后利用化学机械抛光技术(CMP)将表面磨平，实现器件间的隔离。器件隔离不局限于浅槽隔离(STI)，也可以采用场氧隔离等技术。

步骤4：制作栅极介质层。如图1(d)中栅极介质层5，可以采用栅极氧化层或者高k栅介质层，本实例采用LPCVD方法制作栅氧化层。

步骤5：栅的制备。栅的制备可以采用多晶硅栅或者金属栅或者FUSI栅等，本实例采用淀积多晶硅栅，并进行多晶硅掺杂注入，掺入杂质硼，然后光刻定义出栅结构，然后刻蚀去除多余部分，如图1(e)所示，多晶硅栅为3。

步骤6：形成侧墙结构。如图1(f)所示，通过淀积二氧化硅并且干法刻蚀可以形成一个位于栅侧面的自对准隔离结构6(侧墙结构)，而目标锗化物源漏区域位于栅3与隔离区4之间。

步骤7：淀积金属薄膜，本例为金属镍膜。如图1(g)所示，利用物理气相淀积方式，例如蒸镀或溅射方式，于半导体衬底上淀积一层镍7，以覆盖栅极3与目标锗化物源漏区域，其中镍层7可为一镍金属层或一镍合金层。淀积的金属膜厚大约在10nm至50nm，以35nm为优选。另外，淀积镍层7后，本发明的方法亦可选择性的于镍层7上再形成一层盖帽层，例如在溅射的镍金属上面再溅射一层Ti盖帽层。增加Ti-Cap层并退火后，镍锗化物界面会变得更加平滑，同时能降低镍锗化物的电阻率并提高其热稳定性。

步骤8：进行第一次热处理，快速热退火使上述金属薄膜层与位于其下方的锗层反应形成金属锗化物。如图1(h)所示，进行第一次热处理工艺，快速热退火使镍层7与栅极3以及目标源漏区的锗反应，并于目标源漏区域表面形成镍锗化物源漏8，且在多晶硅栅极3表面形成镍硅化物9。此外，由于镍层7仅与栅极3以及目标源漏区域接触，而与隔离区4与侧墙结构6并不会发生反应，因此具有自对准功能。另外值得说明的是本次快速热退火工艺温度介于350至600度，并以400度为优选，退火时间为30秒至80秒，根据上步淀积的镍金属层7的厚度和希望形成的源漏节深而定。

步骤9：去除未反应的上述镍薄膜层。如图1(i)所示，采用湿法腐蚀去除未反应的镍金属层7。

步骤10：在反应生成的镍锗化物层中掺入杂质，该杂质用杂质分凝原理改善肖特基晶体管的特性。如图1(j)所示，通过离子注入，在反应生成的镍锗化物源漏8中掺入杂质硼，掺杂剂量5e13至5e15atom/cm^-2，并以1e15atom/cm^-2为优选。同时应注意，注入的杂质不仅限于硼。比如，对于PMOS，可以掺杂Al，Ga，In，Mg等，对于NMOS，可以掺杂P，As，Sb，S，Se等。

步骤11：第二次热处理，退火使得上述掺入的硼杂质激活驱入，并在NiGe与Ge界面杂质分凝。如图1(k)所示，进行第二次热处理工艺，快速热退火使得上述掺入的硼杂质激活驱入，硼在锗半导体衬底与锗化物源漏界面处杂质分凝，形成高浓度区域10。第二次热退火工艺温度介于400至600度，以500度为优选，而退火时间介于10秒至70秒，以30s为优选。

步骤12：形成接触孔。首先去除自然氧化层，然后用化学汽相淀积方法淀积氧化层11，并退火致密，用于金属连线层和器件层之间的隔离。光刻定义出开孔位置，并用反应离子刻蚀掉二氧化硅，形成接触孔。完成图如图1(1)所示。

步骤13：形成金属连线。溅射金属层，比如Al、Al-Ti等，并光刻定义出连线图形，经过刻蚀后，既形成金属连线图形，最后通过低温退火过程合金，形成金属连线层12。最后完成图如图1(m)所示。

利用本发明提出的工艺方法，可以制造出一种新的性能更可靠的锗基肖特基晶体管，并且使得杂质硼在镍锗和锗衬底界面上发生分凝，这样不但适当调整了锗基肖特基晶体管源漏处肖特基势垒高度，改善了锗基肖特基晶体管的电流开关比，而且改善了该肖特基晶体管镍锗化物肖特基源漏的形貌，提升了锗基肖特基晶体管的性能。因此相对于现有工艺技术，本发明能有效提升该器件的电性能与可靠性。

以上通过优选实施例详细描述了本发明所提出的一种锗基肖特基晶体管的制备方法，本领域的技术人员应当理解，以上所述仅为本发明的优选实施例，在不脱离本发明实质的范围内，可以对本发明的器件结构做一定的变形或修改；其制备方法也不限于实施例中所公开的内容，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1、一种锗基肖特基晶体管的制备方法，其包括以下步骤：

1-1)在锗基衬底上制作MOS晶体管结构；

1-2)溅射金属膜；

1-3)进行第一次热处理，退火使上述金属薄膜层与位于其下方的锗层反应形成金属锗化物；

1-4)去除未反应的金属膜；

1-5)在反应生成的金属锗化物层中掺入杂质；

1-6)第二次热处理，退火使得上述掺入的杂质激活驱入；

1-7)形成接触孔、金属连线。

2、如权利要求1所述的方法，其特征在于，步骤1-1)具体包括：

2-1)在衬底上制作隔离区；

2-2)淀积一栅介质层；

2-3)制备栅结构；

2-4)形成侧墙结构。

3、如权利要求1或2所述的方法，其特征在于，所述锗基衬底是体锗衬底或锗覆绝缘衬底。

4、如权利要求1所述的方法，其特征在于，所述步骤1-2)的金属膜为镍、铂或钴膜。

5、如权利要求1或4所述的方法，其特征在于，所述1-2)步骤中，在金属膜上制备一钛金属层。

6、如权利要求1所述的方法，其特征在于，所述1-3)步骤中，退火温度为350℃至600℃，退火时间为30秒至80秒。

7、如权利要求5所述的方法，其特征在于，所述1-5)步骤中，对于PMOS，掺杂Al、Ga、In或Mg，对于NMOS，掺杂P、As、Sb、S或Se。

8、如权利要求7所述的方法，其特征在于，掺杂剂量5e13至5e15atom/cm^-2。

9、如权利要求5所述的方法，其特征在于，所述1-6)步骤中，热退火工艺温度介于400至600度，退火时间介于10秒至70秒。