CN101916719A

CN101916719A - 一种调节金属与n型锗肖特基接触势垒高度的方法

Info

Publication number: CN101916719A
Application number: CN 201010231280
Authority: CN
Inventors: 李成; 吴政; 赖虹凯; 陈松岩
Original assignee: Xiamen University
Current assignee: Xiamen University
Priority date: 2010-07-17
Filing date: 2010-07-17
Publication date: 2010-12-15
Anticipated expiration: 2030-07-17
Also published as: CN101916719B

Abstract

一种调节金属与N型锗肖特基接触势垒高度的方法，涉及一种调节金属与N型锗肖特基接触势垒高度的方法。提供一种调节金属与N型锗肖特基接触势垒高度的方法。将N型锗衬底进行清洗；将清洗后的N型锗衬底放入PECVD沉积二氧化硅层，再进行光刻，然后去除二氧化硅层，得到形成沉积金属窗口的N型锗衬底；将处理后的N型锗衬底放入磁控溅射机中，先在N型锗衬底正面沉积TaN层，然后在TaN层上沉积单质金属层，再采用剥离工艺获得金属/TaN/n-Ge接触。是一种简易、低成本、与微电子工艺兼容的可调节金属/n-Ge肖特基接触势垒高度的新方法。

Description

一种调节金属与N型锗肖特基接触势垒高度的方法

技术领域

本发明涉及一种调节金属与N型锗肖特基接触势垒高度的方法，尤其是涉及一种采用金属化合物(如TaN)作为中间层，通过改变中间层的厚度来调节金属与N型锗肖特基接触势垒高度的方法。

背景技术

近年来，采用高介电常数栅介质的金属—氧化物—半导体场效应晶体管(MOSFET)特征尺寸的减小接近其物理极限，使得具有高电子和空穴迁移率的锗材料成为下一代集成电路的热门候选材料之一。目前，人们在锗的pMOSFET器件上取得长足进步，但是在nMOSFET上却遇到很多困难。最近的研究表明，限制锗的nMOSFET器件性能提高的主要原因之一是：制作MOSFET源漏区金属与N型锗接触发生强烈的费米钉扎效应，导致了较高的势垒高度和较大的接触电阻，阻碍了器件性能的发挥([1]A.Dimoulas，P.Tsipas，A.Sotiropoulos，and E.K.Evangelou，Fermi-level pinning and charge neutrality level in germanium，Appl.Phys.Lett.89，252110(2006))。

目前，缓解这种费米钉扎效应的主要方法是在金属与N型锗之间加入一层超薄(厚度小于2nm)的氧化物绝缘层([2]Y.Zhou，M.Ogawa，X.H.Han，and K.L.Wang，Alleviation of Fermi-level pinning effect on metal/germanium interface by insertion of an ultrathin aluminum oxide，Appl.Phys.Lett.93，202105(2008)；[3]T.Nishimura，K.Kita，and A.Toriumi，A Significant Shift of Schottky Barrier Heights at Strongly Pinned Metal/Germanium Interface by Inserting an Ultra-Thin Insulating Film，Appl.Phys.Express.1，051406(2008)；[4]D.Lee，S.Raghunathan，R.J.Wilson，D.E.Nikonov，K.Saraswat and S.X.Wang，.The influence of Fermi level pinning/depinning on the Schottky barrier height and contact resistance in Ge/CoFeB and Ge/MgO/CoFeB structures，Appl.Phys.Lett.96，052514(2010))。然而，这种方法存在一些缺陷：一方面，为了沉积超薄的绝缘层，需要较高的工艺条件；另一方面，由于绝缘层的电阻大，会引入较大的接触电阻，工作电流受到一定的限制。

为了降低对工艺设备和条件的要求，同时又不至于增加接触电阻，本申请人提出在金属与N型锗之间加入一层较薄的金属化合物(如：TaN材料)。金属性的TaN材料具有良好的热稳定性和化学稳定性，能作为金属与半导体间的势垒阻挡层，与高介电常数栅介质有较好的粘附性，并且与集成技术的工艺相兼容等优点。这些优点使得TaN材料成为了纳米级CMOS器件金属栅材料的重要的候选材料之一。通过改变TaN层的厚度，我们可以很方便地调节金属与N型锗肖特基接触的势垒高度。此外，金属性的TaN与低掺杂的N型锗接触可以达到一般金属与N型锗接触所不能达到的低至0.44eV的肖特基势垒高度([1]A.Dimoulas，P.Tsipas，A.Sotiropoulos，and E.K.Evangelou，Fermi-level pinning and charge neutrality level in germanium，Appl.Phys.Lett.89，252110(2006))。

发明内容

本发明的目的在于针对现有的金属与N型锗接触存在较高的肖特基势垒高度与较大的接触电阻的缺点，提供一种调节金属与N型锗肖特基接触势垒高度的方法。

本发明包括以下步骤：

1)将N型锗衬底进行清洗；

2)将清洗后的N型锗衬底放入PECVD沉积二氧化硅(SiO₂)层，再进行光刻，然后去除二氧化硅(SiO₂)层，得到形成沉积金属窗口的N型锗衬底；

3)将经步骤2)处理后的N型锗衬底放入磁控溅射机中，先在N型锗衬底正面沉积TaN层，然后在TaN层上沉积单质金属层，再采用剥离工艺获得金属/TaN/n-Ge接触。

在步骤1)中，所述N型锗的电阻率可为0.02～20Ωcm，N型锗的晶面方向可为(100)，(001)，(111)；所述清洗，最好是去除有机污染物、氧化物和金属杂质等物质。

在步骤2)中，所述去除二氧化硅(SiO₂)层，可利用氢氟酸缓冲溶液腐蚀掉二氧化硅(SiO₂)层。

在步骤3)中，所述单质金属层可以是任意单质金属层，所述单质金属层最好选自铝层、金层、银层或镍层等；所述TaN层的厚度可为0～10nm。

本发明采用金属TaN作为中间层，制备金属/TaN/n-Ge肖特基接触，一方面通过改变TaN的厚度可以调节金属/TaN/n-Ge肖特基接触势垒高度，另一方面对于制备的工艺条件要求比用绝缘层作为中间层的要求低得多，而且厚度的变化范围也比较大(0～10nm)。由于N型锗的表面费米能级钉扎在接近Ge的价带顶的位置，这种强烈的费米钉扎效应使得金属与N型锗接触形成的肖特基势垒被钉扎在0.55～0.6eV。当在金属与锗接触界面插入的TaN层的厚度在10nm以下(含10nm)时，随着TaN层厚度的增加，可以逐渐减小金属在N型锗表面形成的界面态，从而降低了肖特基势垒高度。当TaN层厚度在10nm以上时，TaN层体现出体材料的性质，这时在TaN上沉积的金属将不影响半导体表面，对势垒高度不起作用，金属/TaN/n-Ge肖特基接触的势垒高度为TaN/n-Ge肖特基接触势垒高度值：0.44eV。

当TaN层的厚度在10nm以下(含10nm)时，金属/TaN/n-Ge肖特基接触势垒高度值随着TaN层厚度的增加而减小，当TaN层的厚度在10nm以上时，金属/TaN/n-Ge肖特基接触势垒高度值与TaN层厚度无关，始终保持在0.44eV。

由此可见，本发明是一种简易、低成本、与微电子工艺兼容的可调节金属/n-Ge肖特基接触势垒高度的新方法。

附图说明

图1为本发明实施例制备金属/TaN/n-Ge接触的流程示意图。

图2为TaN层厚度与金属/TaN/n-Ge肖特基接触势垒高度的关系图。在图2中，横坐标为氮化钽的厚度TaN thickness(nm)，纵坐标为电子势垒高度Electron Barrier HeightΦb，(eV)； ●为Ni/Tan-nGe，□为Al/TaN-nGe，△为Fe/TaN-nGe，---为Eye-guiding。

具体实施方式

以下实施例将结合附图对本发明作进一步的说明。

实施例1：图1给出本发明制备金属/TaN/n-Ge接触的流程示意图，其中：1为锗衬底；2为SiO₂层；3为光刻胶；4为TaN层；5为金属层；6为金属Al层。首先对电阻率为0.043Ωcm的n-Ge(100)衬底进行清洗：先利用丙酮、乙醇依次超声10分钟，去除有机污染物，重复此过程2遍，用冷去离子水清洗；然后将超声后的N型衬衬底浸泡在HCl(36％)∶H₂O＝1(ml)∶4(ml)溶液中约30s，去除氧化物和金属杂质，再用冷去离子水清洗，这个过程需要重复5遍；随后将浸泡过盐酸溶液的n-Ge浸泡在HF∶H₂O＝1(ml)∶50(ml)溶液中约15s，再浸泡去离子水15s，去除氧化物，重复此过程3遍；最后用氮气吹干(见图1(a))。

将清洗后的N型锗衬底迅速放入真空室中，用等离子体化学汽相淀积的该方法在N型锗衬底正面沉积厚度约为300nm的SiO₂(见图1(b))；然后，涂上厚度约2μm的光刻胶；再利用光刻版进行光刻；最后将SiO₂层利用氢氟酸溶液腐去除，得到沉积金属的窗口(见图1(c))。

紧接着，将经过上述处理后的样片放入磁控溅射设备中先沉积一层厚度分别为0、5、10、15、25nm的TaN，再在TaN上沉积400nm的金属Al；随后将样品浸泡在丙酮中，半天至1天的时间，进行剥离；从而制备出Al/TaN/n-Ge接触(见图1(d))。TaN厚度调节Al/n-Ge肖特基势垒高度的情况见图2。肖特基势垒的高度随着TaN的厚度的增加而逐渐减小，最后保持在一个恒定值。

实施例2：与实施例1类似，其区别在于沉积在TaN层上的为400nm的金属Ni，且沉积的TaN厚度分别为0、2、4、6、8、10、15、25nm。最终制备出Ni/TaN/n-Ge接触，TaN厚度调节Ni/n-Ge肖特基势垒高度的情况见图2。

实施例3：与实施例2类似，其区别在于沉积在TaN层上的为400nm的金属Fe。最终制备出Fe/TaN/n-Ge接触，TaN厚度调节Fe/n-Ge肖特基势垒高度的情况见图2。

本发明是先将N型锗(n-Ge)片进行清洗、再采用传统的光刻和腐蚀工艺得到金属与N型锗接触的窗口；然后，利用磁控溅射设备先沉积一层TaN和一层金属；采用标准光刻剥离工艺；获得金属/TaN/n-Ge接触。在制作过程中，通过改变TaN的厚度，以实现对金属/TaN/n-Ge肖特基接触势垒高度调节的目的。

Claims

1.一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于包括以下步骤：

1)将N型锗衬底进行清洗；

2)将清洗后的N型锗衬底放入PECVD沉积二氧化硅层，再进行光刻，然后去除二氧化硅层，得到形成沉积金属窗口的N型锗衬底；

2.如权利要求1所述的一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于在步骤1)中，所述N型锗的电阻率为0.02～20Ωcm。

3.如权利要求1所述的一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于在步骤1)中，所述N型锗的晶面方向为(100)，(001)，(111)。

4.如权利要求1所述的一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于在步骤2)中，所述去除二氧化硅层，是利用氢氟酸缓冲溶液腐蚀掉二氧化硅层。

5.如权利要求1所述的一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于在步骤3)中，所述单质金属层是任意单质金属层。

6.如权利要求1所述的一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于在步骤3)中，所述单质金属层为铝层、金层、银层或镍层。

7.如权利要求1所述的一种调节金属与N型锗肖特基接触势垒高度的方法，其特征在于在步骤3)中，所述TaN层的厚度为0～10nm。