CN102938378A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102938378A
CN102938378A CN2011102338907A CN201110233890A CN102938378A CN 102938378 A CN102938378 A CN 102938378A CN 2011102338907 A CN2011102338907 A CN 2011102338907A CN 201110233890 A CN201110233890 A CN 201110233890A CN 102938378 A CN102938378 A CN 102938378A
Authority
CN
China
Prior art keywords
layer
silicon nitride
active area
nitride layer
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102338907A
Other languages
English (en)
Other versions
CN102938378B (zh
Inventor
韩秋华
王新鹏
黄怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110233890.7A priority Critical patent/CN102938378B/zh
Priority to US13/326,161 priority patent/US8877651B2/en
Publication of CN102938378A publication Critical patent/CN102938378A/zh
Application granted granted Critical
Publication of CN102938378B publication Critical patent/CN102938378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，包括：在半导体衬底的有源区上形成接触刻蚀终止层，半导体衬底上形成有包括金属栅极的栅极叠层结构，接触刻蚀终止层可以包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层；以第一氮化硅层作为有源区的阻挡层，通过刻蚀形成贯穿第一氮化硅层上方的层间电介质层的接触孔；以氧化硅层作为有源区的阻挡层去除刻蚀有源区上方接触孔时，接触孔底部露出的第一氮化硅层；以第二氮化硅层作为有源区的阻挡层进行去除金属栅极上的金属氧化物的工艺。通过接触刻蚀终止层的阻挡，能够在去除金属栅极上的金属氧化物时，减少有源区表面材料的损耗，以提高半导体器件的性能。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体技术，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体工艺中，在栅极的接触孔刻蚀之后，暴露于空气中的金属栅极会很容易形成金属氧化物。比如金属铝栅极暴露于空气中时容易形成氧化铝。而金属栅极上的金属氧化物很难去除。
如图1A和图1B所示为常规半导体器件剖面图。其中，图1A为形成金属栅极102的接触孔106和有源区的接触孔108之后的半导体器件剖面图。从图1A可见，在形成接触孔106和108之后，将在接触孔106的底部露出金属栅极的表面和有源区的表面。由于暴露于空气中的金属栅极102形成金属氧化物，因此需要去除金属氧化物。图1B为去除金属栅极102上的金属氧化物之后的半导体器件剖面图。为了去除金属栅极102上的金属氧化物，势必造成有源区的接触孔108底部已暴露出来的表面(如金属硅化物104区域)材料的损耗，从而导致半导体器件性能的降低。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
本发明的一个目的是提供一种半导体器件制造方法的技术方案，包括：在半导体衬底的有源区上形成接触刻蚀终止层，半导体衬底上形成有包括金属栅极的栅极叠层结构，接触刻蚀终止层包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层；以第一氮化硅层作为有源区的阻挡层通过刻蚀形成贯穿第一氮化硅层上方的层间电介质层的接触孔；以氧化硅层作为有源区的阻挡层去除刻蚀有源区上方接触孔时，接触孔底部露出的第一氮化硅层；以第二氮化硅层作为有源区的阻挡层进行去除金属栅极上的金属氧化物的工艺。
优选地，第一氮化硅层的厚度为
Figure BDA0000083481770000021
第二氮化硅层的厚度为
Figure BDA0000083481770000022
氧化硅层的厚度为
Figure BDA0000083481770000023
优选地，去除金属栅极上的金属氧化物的工艺包括：通过轰击去除金属栅极上的金属氧化物。
优选地，轰击的工艺参数为：射频功率为100-500瓦，偏压为100-300伏，氩气流量为2-3标准毫升/分钟，工艺时间为10-100秒。
优选地，在去除金属栅极上的金属氧化物的工艺之后还包括：利用SiCoNi预清工艺去除位于有源区上方的接触孔底部残留的第二氮化硅层，以露出有源区的表面。
优选地，SiCoNi预清工艺的工艺参数为：氟化氮流量为10-30标准毫升/分钟，氨气流量为30-100标准毫升/分钟，压力为2-10托，功率为10-100瓦，工艺时间为10-100秒。
优选地，有源区包括预先形成的金属硅化物区域，有源区的露出的表面形成于金属硅化物区域内。
优选地，在SiCoNi预清工艺中，氧化物与氮化硅的选择比小于5∶1。
根据本发明的第一方面，提供了一种半导体器件，包括：具有有源区的半导体衬底，半导体衬底上形成有包括金属栅极的栅极叠层结构；覆盖在有源区上的接触刻蚀终止层，接触刻蚀终止层包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层；贯通接触刻蚀终止层的接触孔，接触孔位于有源区上方。
优选地，第一氮化硅层的厚度为第二氮化硅层的厚度为
Figure BDA0000083481770000025
氧化硅层的厚度为
Figure BDA0000083481770000026
优选地，有源区包括预先形成的金属硅化物区域，接触孔位于金属硅化物区域上方。
优选地，栅极叠层结构包括栅介质层和位于所述栅介质层上方的金属栅极，栅介质层为高介电常数材料。
优选地，接触孔中填充有导电材料。
本发明的一个优点在于，通过接触刻蚀终止层的阻挡，能够在去除金属栅极上的金属氧化物时，减少已形成的接触孔底部暴露的有源区表面材料的损耗，以保证半导体器件的性能。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，
其中：
图1A和图1B是示出常规半导体器件的剖面图。
图2是示出根据本发明一实施例的半导体器件制造方法的流程图。
图3是示出根据本发明另一实施例的半导体器件制造方法的流程图。
图4是示出根据本发明实施例的半导体器件的剖面图。
图5A-图5E是示出根据本发明实施例的半导体器件制造方法各步骤形成的半导体器件的剖面图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图2是示出根据本发明实施例的半导体器件制造方法200的流程图。
在步骤202中，在半导体衬底的有源区上形成接触刻蚀终止层，半导体衬底上形成有包括金属栅极的栅极叠层结构，接触刻蚀终止层包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层。
在步骤204中，以第一氮化硅层作为有源区的阻挡层通过刻蚀形成贯穿第一氮化硅层上方的层间电介质层的接触孔。接触孔可以用于连接晶体管以及布线。接触孔可以包括源漏区的接触孔，也可以包括金属栅极的接触孔。
在步骤206中，以氧化硅层作为有源区的阻挡层去除刻蚀有源区上方接触孔时，接触孔底部露出的第一氮化硅层。
在步骤208中，以第二氮化硅层作为有源区的阻挡层进行去除金属栅极上的金属氧化物的工艺。
根据本发明的一方面，在接触刻蚀以及后续去除金属栅极上的金属氧化物的工艺中，通过接触刻蚀终止层，能够减少接触孔底部露出的有源区表面材料的损耗。比如，有源区露出的表面为金属硅化物区域表面，那么通过接触刻蚀终止层的保护，能够保证金属硅化物区域降低接触孔和源漏区接触电阻的性能得以体现，从而提高整个半导体器件的性能。
图3是示出根据本发明另一实施例的半导体器件制造方法300的流程图。
在步骤302中，在半导体衬底的有源区上形成接触刻蚀终止层。其中，半导体衬底上形成有包括金属栅极的栅极叠层结构。接触刻蚀终止层包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层。
在一个实施例中，第一氮化硅层的厚度可以为
Figure BDA0000083481770000051
第二氮化硅层的厚度可以为
Figure BDA0000083481770000052
氧化硅层的厚度可以为
Figure BDA0000083481770000053
在步骤304中，以第一氮化硅层为阻挡层，通过第一次蚀刻，形成贯穿第一氮化硅层上方的层间电介质层的孔。层间电介质层可以包括第一层间电介质层和第二层间电介质层。层间电介质层可以由化学气相淀积、旋转涂布、物理气相淀积或其它工艺方法形成。在形成层间电介质层之后，可以通过化学机械研磨工艺其表面进行平坦化处理。
在步骤305中，以氧化硅层为阻挡层，通过第二次蚀刻，将孔底部剩余的第一氮化硅层去除，并停止在氧化硅层。
在一个实施例中，接触孔的刻蚀可以用干法刻蚀或等离子体刻蚀工艺。
在步骤306中，以第二氮化硅层作为有源区的阻挡层进行去除金属栅极上的金属氧化物的工艺。在去除金属栅极上的金属氧化物时，接触刻蚀终止层的氧化硅层和部分第二氮化硅层可能被消耗掉。而剩余的第二氮化硅层可以作为去除金属栅极上的金属氧化物时对有源区的保护层。另外，第二氮化硅层能够保证整个接触刻蚀终止层的张力，已提高半导体器件的性能。在一个实施例中，可以通过轰击去除金属栅极上的金属氧化物，该轰击可以通过PVD工艺实现，其工艺参数可以为：射频功率为100-500瓦，偏压为100-300伏，氩气流量为2-3标准毫升/分钟，工艺时间为10-100秒。
在步骤308中，可以利用SiCoNi预清工艺去除位于有源区上方的接触孔底部残留的第二氮化硅层，以露出有源区的表面。在一个实施例中，有源区可以包括预先形成的金属硅化物区域，有源区的露出表面形成于金属硅化物区域内。在接触孔底部露出来的有源区表面可以是预先形成的金属硅化物区域。金属硅化物区域可以降低接触孔与源漏区的接触电阻，形成欧姆接触。用于形成硅化物的金属可以包括Ti，Pt，W，Ta，Ni，Co等。
SiCoNi预清工艺的工艺流程和腔体可以用于解决半导体工艺中的晶体管接触工程问题。SiCoNi预清工艺能够提供一个低强度的化学刻蚀方法从钴硅和镍硅表面去除氧化膜。其优点在于：在高真空环境下，晶圆表面处理后，被立即送往镍沉积腔。这样就避免了晶圆在机台间转移所造成的排队时间差异；去除了通常在氢氟酸沉浸工艺中出现的尖峰缺陷；对于氧化硅腐蚀具有非常好的选择性，降低了硅衬底的损失和轮廓的变化。而且，SiCoNi预清工艺能得到更低的漏电流和分布更集中的接触电阻。这可能得益于更好地处理镍和硅之间的界面，从而得到了更均匀的硅化物。
另外，SiCoNi预清工艺还可以运用于许多其他硅或含硅表面的清理。根据本发明的实施例，通过调整工艺参数，SiCoNi预清工艺可以用于去除金属硅化物(比如硅化镍)表面的氮化硅。比如，在SiCoNi预清工艺中，氧化物与氮化硅的选择比可以小于5∶1。在一个实施例中，SiCoNi预清工艺的工艺参数可以为：氟化氮流量为10-30标准毫升/分钟，氨气流量为30-100标准毫升/分钟，压力为2-10托，功率为10-100瓦，工艺时间为10-100秒。
图4是示出根据本发明实施例的半导体器件的剖面图。经过根据本发明实施例的半导体器件的制造方法之后，形成的半导体器件可以包括具有有源区的半导体衬底401、层间电介质层402、栅极叠层结构404、接触刻蚀终止层406以及贯通接触刻蚀终止层406的接触孔。
其中，在具有有源区的半导体衬底401上形成有包括金属栅极的栅极叠层结构404。覆盖在有源区上的接触刻蚀终止层406可以包括第一氮化硅层12、第一氮化硅层12之下的氧化硅层14以及氧化硅层14之下的第二氮化硅层16。贯通接触刻蚀终止层406的接触孔位于所述有源区上方。在一个实施例中，有源区可以包括预先形成的金属硅化物区域408，接触孔底部露出的有源区可以形成于金属硅化物区域408内。
图5A-图5E是示出根据本发明实施例的半导体器件制造方法各步骤形成的半导体器件的剖面图。如图5A-图5E所示，半导体器件可以包括具有有源区的半导体衬底501、层间电介质层502、栅极叠层结构504、接触刻蚀终止层506和金属硅化物区域508。
图5A为进行接触孔刻蚀之前的半导体器件的剖面图。具有有源区的半导体衬底501上形成有包括金属栅极的栅极叠层结构504。覆盖在有源区上的接触刻蚀终止层506可以包括第一氮化硅层22、第一氮化硅层22之下的氧化硅层24以及氧化硅层24之下的第二氮化硅层26。在一个实施例中，第一氮化硅层22的厚度可以为
Figure BDA0000083481770000071
第二氮化硅层26的厚度可以为
Figure BDA0000083481770000072
氧化硅层24的厚度可以为
Figure BDA0000083481770000073
在一个实施例中，有源区可以包括预先形成的金属硅化物区域508，以降低接触孔与源漏区的接触电阻，形成欧姆接触。
在一个实施例中，栅极叠层结构504可以包括栅介质层32和位于栅介质层32上方的金属栅极30，以及由于金属栅极30暴露于空气而形成的金属氧化物32。其中，栅介质层32可以为高介电常数(高K)材料。
由于二氧化硅具有易制性，且能减少厚度以持续改善晶体管效能，因此常被做为制作栅极电介质的材料。但是随着技术的发展，在65纳米制造工艺中，二氧化硅栅极介质厚度已降低至1.2纳米。然而，由于晶体管缩至原子大小的尺寸时，耗电和散热也会同时增加，产生电流浪费和不必要的热能，若继续采用目前材料，进一步减少厚度，栅极电介质的漏电情况势将会明显攀升，令缩小晶体管技术遭遇极限。因此，较厚的高介电常数材料(如以铪元素为基础的物质)被用于栅极电介质，这样能够使漏电量降低10倍以上。
图5B为在栅极叠层结构504和有源区508上进行第一次接触刻蚀之后的半导体器件剖面图。第一次接触刻蚀可以以第一氮化硅层22为阻挡层，形成贯穿第一氮化硅层22上方的层间电介质层502的接触孔510，以及贯穿栅极叠层结构504上方的层间电介质层502的接触孔512。
图5C为在栅极叠层结构504和有源区上进行第二次接触刻蚀之后的半导体器件剖面图。第二次接触刻蚀可以以氧化硅层24为阻挡层，将接触孔510底部剩余的第一氮化硅层22去除，并停止在氧化硅层24。
图5D为去除栅极叠层结构504的金属栅极30上形成的金属氧化物28之后的半导体器件剖面图。如图所示，在去除金属氧化物28的同时，氧化硅层24和部分第二氮化硅层26也会被消耗掉，这时，剩余的第二氮化硅层26可以作为对有源区的保护，减少有源区表面材料的损耗。在一个实施例中，有源区可以包括预先形成的金属硅化物区域508，接触孔底部露出的有源区可以形成于金属硅化物区域508内。通过接触刻蚀终止层506的保护，能够在去除金属氧化物28的同时，减少金属硅化物区域508的损耗，以保证金属硅化物区域508降低电阻率的特性得以体现，进而提高半导体器件的性能。
在一个实施例中，可以通过轰击去除金属栅极30上的金属氧化物28。该轰击可以通过PVD工艺实现，其工艺参数可以为：射频功率为100-500瓦，偏压为100-300伏，氩气流量为2-3标准毫升/分钟，工艺时间为10-100秒。
图5E为利用SiCoNi预清工艺去除位于有源区上方的接触孔510底部残留的第二氮化硅层26之后的半导体器件的剖面图。如图所示，在去除残留的第二氮化硅层26之后，接触孔510底部能够露出有源区(如金属硅化物区域508)的表面。接触孔510和512中可以填充有导电材料。
本发明的一个优点在于，通过接触刻蚀终止层的阻挡，能够在去除金属栅极上的金属氧化物时，减少已形成的接触孔底部暴露的有源区表面材料的损耗，以提高半导体器件的性能。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (13)

1.一种半导体器件制造方法，其特征在于，包括：
在半导体衬底的有源区上形成接触刻蚀终止层，所述半导体衬底上形成有包括金属栅极的栅极叠层结构，所述接触刻蚀终止层包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层；
以所述第一氮化硅层作为所述有源区的阻挡层，通过刻蚀形成贯穿所述第一氮化硅层上方的层间电介质层的接触孔；
以所述氧化硅层作为所述有源区的阻挡层去除刻蚀所述有源区上方接触孔时，接触孔底部露出的所述第一氮化硅层；
以所述第二氮化硅层作为所述有源区的阻挡层进行去除所述金属栅极上的金属氧化物的工艺。
2.根据权利要求1所述的半导体器件制造方法，其特征在于，所述第一氮化硅层的厚度为200-400埃，所述第二氮化硅层的厚度为50-100埃，所述氧化硅层的厚度为50-100埃。
3.根据权利要求1所述的半导体器件制造方法，其特征在于，所述去除金属栅极上的金属氧化物的工艺包括：
通过轰击去除所述金属栅极上的金属氧化物。
4.根据权利要求3所述的半导体器件制造方法，其特征在于，
通过PVD工艺进行轰击，所述轰击的工艺参数为：射频功率为100-500瓦，偏压为100-300伏，氩气流量为2-3标准毫升/分钟，工艺时间为10-100秒。
5.根据权利要求1所述的半导体器件制造方法，其特征在于，在去除所述金属栅极上的金属氧化物的工艺之后还包括：
利用SiCoNi预清工艺去除位于所述有源区上方的所述接触孔底部残留的所述第二氮化硅层，以露出所述有源区的表面。
6.根据权利要求5所述的半导体器件制造方法，其特征在于，
所述SiCoNi预清工艺的工艺参数为：氟化氮流量为10-30标准毫升/分钟，氨气流量为30-100标准毫升/分钟，压力为2-10托，功率为10-100瓦，工艺时间为10-100秒。
7.根据权利要求5所述的半导体器件制造方法，其特征在于，所述有源区包括预先形成的金属硅化物区域，所述有源区的所述露出的表面形成于所述金属硅化物区域内。
8.根据权利要求1所述的半导体器件制造方法，其特征在于，在所述SiCoNi预清工艺中，氧化物与氮化硅的选择比小于5∶1。
9.一种半导体器件，其特征在于，包括：
具有有源区的半导体衬底，所述半导体衬底上形成有包括金属栅极的栅极叠层结构；
覆盖在所述有源区上的接触刻蚀终止层，所述接触刻蚀终止层包括第一氮化硅层、第一氮化硅层之下的氧化硅层以及氧化硅层之下的第二氮化硅层；
贯通所述接触刻蚀终止层的接触孔，所述接触孔位于所述有源区上方。
10.根据权利要求9所述的半导体器件，其特征在于，所述第一氮化硅层的厚度为200-400埃，所述第二氮化硅层的厚度为50-100埃，所述氧化硅层的厚度为50-100埃。
11.根据权利要求9所述的半导体器件，其特征在于，所述有源区包括预先形成的金属硅化物区域，所述接触孔位于所述金属硅化物区域上方。
12.根据权利要求9所述的半导体器件，其特征在于，所述栅极叠层结构包括栅介质层和位于所述栅介质层上方的所述金属栅极，所述栅介质层为高介电常数材料。
13.根据权利要求9所述的半导体器件，其特征在于，所述接触孔中填充有导电材料。
CN201110233890.7A 2011-08-16 2011-08-16 半导体器件制造方法 Active CN102938378B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110233890.7A CN102938378B (zh) 2011-08-16 2011-08-16 半导体器件制造方法
US13/326,161 US8877651B2 (en) 2011-08-16 2011-12-14 Semiconductor device and manufacturing method involving multilayer contact etch stop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110233890.7A CN102938378B (zh) 2011-08-16 2011-08-16 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN102938378A true CN102938378A (zh) 2013-02-20
CN102938378B CN102938378B (zh) 2015-06-17

Family

ID=47697268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110233890.7A Active CN102938378B (zh) 2011-08-16 2011-08-16 半导体器件制造方法

Country Status (2)

Country Link
US (1) US8877651B2 (zh)
CN (1) CN102938378B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199013A (zh) * 2013-03-14 2013-07-10 上海华力微电子有限公司 提高pmos栅氧负偏压温度不稳定性的方法
CN104465502A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种半导体接触孔的刻蚀方法
CN105590859A (zh) * 2014-10-30 2016-05-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113205994A (zh) * 2021-04-25 2021-08-03 华虹半导体(无锡)有限公司 金属硅化物层的形成方法
CN115376936A (zh) * 2022-10-26 2022-11-22 合肥晶合集成电路股份有限公司 半导体器件的形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153483B2 (en) 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9269585B2 (en) * 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface
US10998228B2 (en) * 2014-06-12 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnect with protection layer
KR102243492B1 (ko) 2014-07-21 2021-04-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9312121B1 (en) * 2014-10-09 2016-04-12 United Microelectronics Corporation Method for cleaning contact hole and forming contact plug therein
US9985122B2 (en) * 2015-05-19 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures
DE102016102427A1 (de) * 2015-05-29 2016-12-01 Stmicroelectronics S.R.L. Verfahren zum Herstellen von integrierten elektronischen Vorrichtungen, insbesondere C-Mos-Vorrichtungen, unter Verwendung einer randlosen Kontakttechnik
US9972633B2 (en) * 2016-01-27 2018-05-15 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US10438850B1 (en) 2018-07-23 2019-10-08 International Business Machines Corporation Semiconductor device with local connection
US10431495B1 (en) * 2018-07-23 2019-10-01 International Business Machines Corporation Semiconductor device with local connection
US11031336B2 (en) * 2019-04-25 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device having contact element of rectangular shape
CN113113485B (zh) * 2020-01-13 2023-03-21 中芯国际集成电路制造（天津）有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635576B1 (en) * 2001-12-03 2003-10-21 Taiwan Semiconductor Manufacturing Company Method of fabricating borderless contact using graded-stair etch stop layers
US20080230917A1 (en) * 2007-03-15 2008-09-25 United Microelectronics Corp. method of fabricating two-step self-aligned contact
US20100276790A1 (en) * 2007-12-31 2010-11-04 Globalfoundries Inc. Interlayer dielectric material in a semiconductor device comprising stressed layers with an intermediate buffer material
CN102110611A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 具有改善的载流子迁移率的nmos的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681887B2 (ja) * 1987-03-06 1997-11-26 シ−メンス、アクチエンゲゼルシヤフト ３次元１トランジスタメモリセル構造とその製法
KR100438772B1 (ko) * 2001-08-07 2004-07-05 삼성전자주식회사 버블 디펙트를 방지할 수 있는 반도체 소자의 제조방법
US7745887B2 (en) * 2005-02-22 2010-06-29 Samsung Electronics Co., Ltd. Dual work function metal gate structure and related method of manufacture
DE102007046847B4 (de) * 2007-09-29 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Zwischenschichtdielektrikums mit verspannten Materialien
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
DE102009031156B4 (de) * 2009-06-30 2012-02-02 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit nicht-isolierenden verspannten Materialschichten in einer Kontaktebene und Verfahren zu dessen Herstellung
US8530971B2 (en) * 2009-11-12 2013-09-10 International Business Machines Corporation Borderless contacts for semiconductor devices
US8501629B2 (en) * 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
KR102110724B1 (ko) * 2010-06-11 2020-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635576B1 (en) * 2001-12-03 2003-10-21 Taiwan Semiconductor Manufacturing Company Method of fabricating borderless contact using graded-stair etch stop layers
US20080230917A1 (en) * 2007-03-15 2008-09-25 United Microelectronics Corp. method of fabricating two-step self-aligned contact
US20100276790A1 (en) * 2007-12-31 2010-11-04 Globalfoundries Inc. Interlayer dielectric material in a semiconductor device comprising stressed layers with an intermediate buffer material
CN102110611A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 具有改善的载流子迁移率的nmos的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199013A (zh) * 2013-03-14 2013-07-10 上海华力微电子有限公司 提高pmos栅氧负偏压温度不稳定性的方法
CN103199013B (zh) * 2013-03-14 2016-03-30 上海华力微电子有限公司 提高pmos栅氧负偏压温度不稳定性的方法
CN105590859A (zh) * 2014-10-30 2016-05-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105590859B (zh) * 2014-10-30 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN104465502A (zh) * 2014-11-28 2015-03-25 上海华力微电子有限公司 一种半导体接触孔的刻蚀方法
CN113205994A (zh) * 2021-04-25 2021-08-03 华虹半导体(无锡)有限公司 金属硅化物层的形成方法
CN115376936A (zh) * 2022-10-26 2022-11-22 合肥晶合集成电路股份有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
US20130043516A1 (en) 2013-02-21
US8877651B2 (en) 2014-11-04
CN102938378B (zh) 2015-06-17

Similar Documents

Publication Publication Date Title
CN102938378B (zh) 半导体器件制造方法
TWI623023B (zh) 製造內連結構的方法及設備
US11239340B2 (en) Semiconductor arrangement and formation thereof
US9337195B2 (en) Semiconductor devices and methods of manufacture thereof
US7723235B2 (en) Method for smoothing a resist pattern prior to etching a layer using the resist pattern
TWI453912B (zh) 包含具有毗鄰於應力層之主動區之電晶體結構之電子裝置及形成該電子裝置之方法
TW201517272A (zh) 半導體元件及其形成方法
US10629495B2 (en) Low undercut N-P work function metal patterning in nanosheet replacement metal gate process
CN104347418A (zh) Mos晶体管的形成方法
CN107039335B (zh) 半导体结构的形成方法
CN106910737A (zh) 半导体元件及其形成方法
JP5250476B2 (ja) ドライエッチング方法
CN102237295B (zh) 半导体结构制造方法
CN106158728A (zh) 接触孔栓塞的形成方法
CN106169500B (zh) 半导体器件结构的结构和形成方法
KR20090005747A (ko) 반도체 소자의 제조방법
US20150129939A1 (en) Method and structure for forming contacts
US8946081B2 (en) Method for cleaning semiconductor substrate
CN104299994B (zh) 晶体管及晶体管的形成方法
US20210090949A1 (en) Semiconductor structure and fabrication method thereof
US11384428B2 (en) Carbon layer covered mask in 3D applications
Hussain et al. Metal wet etch issues and effects in dual metal gate stack integration
CN101178549A (zh) 移除光致抗蚀剂层的方法以及开口的形成方法
US6893910B1 (en) One step deposition method for high-k dielectric and metal gate electrode
CN103426745A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant