背景技术
IC集成度不断增大需要器件尺寸持续按比例缩小,然而电器工作电压有时维持不变,使得实际MOS器件内电场强度不断增大。高电场带来一系列可靠性问题,使得器件性能退化。例如,MOSFET源漏区之间的寄生串联电阻会使得等效工作电压下降。
由于镍基硅化物通常具有较低的电阻(例如10.5~15μΩ/cm)、较低的硅消耗(镍与衬底硅反应形成镍基硅化物时消耗衬底硅较少)以及与硅衬底之间较低的接触电阻,镍基硅化物在现有的CMOS技术中起到了不可替代的作用并被广泛应用。例如,为了减小接触电阻率以及源漏串联电阻,深亚微米小尺寸MOSFET常采用高掺杂源漏(或LDD)并同时在源漏区上以硅化物自对准(Salicide)工艺覆盖金属硅化物特别是镍基金属硅化物用作接触。
但是,这种具有镍基金属硅化物的传统高掺杂源漏MOSFET也存在一些不足。镍基硅化物通常受制于其较差的热稳定性。由于镍基硅化物熔点较低,它们通常在约550℃下会发生凝结或凝聚。但是在某些应用中,镍基硅化物需要承受约750℃的高温以进行后期硅化处理。在这些应用中,较低熔点、较差热稳定性的镍基硅化物因为会发生凝结或凝聚从而破坏源漏接触的稳定性或进入沟道区内,甚至可能导致器件失效。因此,非常需要改进镍基硅化物的热稳定性。
现有的改进镍基硅化物热稳定性的方法通常包括,在沉积镍金属时同步添加高熔点(难熔)金属,例如铂、钴、钛等等,形成的合金具有较高熔点和较佳的热稳定性,随后形成的镍基金属合金硅化物的热稳定性也随之改善。此外,还可以在整个硅衬底(特别是要形成接触的源漏区中)加入掺杂剂,例如氮、碳等等(常用的为C、N、F,此外还可以是O、S等等),随后沉积金属并执行退火以形成镍基硅化 物,掺杂离子能起到阻止镍扩散的作用,当镍基金属硅化物发生部分凝结时能阻挡金属扩散特别是进入沟道区,一定程度上提高了热稳定性。
然而,这些现有的改进镍基硅化物热稳定性的方法存在一定缺陷。采用镍基金属合金来制备硅化物时,所添加的例如铂、钴、钛等金属不足以大大改进其热稳定性,取得的改进效果有限的同时还带来了硅化物电阻增大的副作用。而对衬底掺杂的技术中,掺入的杂质除了改进源漏接触的镍基金属硅化物的热稳定性之外,还会因为离子注入时经常发生的隧道效应而进入沟道区从而影响到沟道区的迁移率,进一步加剧或恶化了MOSFETs的短沟道效应。
总而言之,现有MOSFETs制造技术中广泛使用的镍基金属硅化物需要有效改进其热稳定性,然而现有的改进技术不足以完全胜任。因此,需要一种能有效提高镍基金属硅化物热稳定性的方法。
发明内容
由上所述,本发明的目的在于提供一种有效提高镍基金属硅化物热稳定性的方法。
本发明提供了一种方法,用于有效提高镍基金属硅化物热稳定性,包括:在重掺杂源漏区中形成非晶层;对所述非晶层进行掺杂离子注入;执行第一退火以形成重结晶层,所述掺杂离子固定在所述重结晶层内;在所述重结晶层上形成镍基金属硅化物。
其中,形成非晶层的步骤包括对重掺杂源漏区进行预非晶化离子注入,所述预非晶化离子包括Ge、Si、B、P、As或其组合,优选为Ge或Si,注入剂量为1×1015至1×1017cm-2。所述掺杂离子包括C、N、F或其组合,注入剂量为1×1015至1×1017cm-2。其中,形成镍基金属硅化物的步骤包括,在重结晶层上沉积镍基金属,执行第二退火以形成镍基金属硅化物,所述镍基金属包括Ni、Ni-Co、Ni-Pt、Ni-Pt-Co,其中Co含量小于等于10%,Pt含量小于等于8%,镍基金属厚度为1至30nm;所述镍基金属硅化物为NiSi、NiPtSi、NiCoSi或NiPtCoSi。
依照本发明的有效提高镍基金属硅化物热稳定性的方法,由于采用了预非晶化再注入掺杂离子随后再退火重结晶的工艺,使得注入的掺杂离子被类似于“固定”或“冻结”在重结晶层中,也即在稍后的 镍基金属硅化物形成过程中这些掺杂离子不会因为离子注入时经常发生的隧道效应而进入沟道区,从而大幅提高了镍基金属硅化物热稳定性,且不会恶化器件性能。
本发明所述目的,以及在此未列出的其他目的,在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中,具体特征限定在其从属权利要求中。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果,公开了可有效提高镍基金属硅化物热稳定性的方法。需要指出的是,类似的附图标记表示类似的结构,本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
图1至图7为依照本发明的可有效提高镍基金属硅化物热稳定性的方法的各个步骤的剖面示意图。
首先参照附图1,形成基础结构。如图1所示为基础结构的剖面示意图。首先,形成衬底中有源区的隔离结构。例如在衬底10上沉积氧化物和/或氮化物组成的牺牲层和刻蚀停止层(未示出),涂敷光刻胶并曝光显影,去除非有源区上的光刻胶,执行刻蚀在衬底中形成沟槽,然后去除光刻胶,在整个衬底上包括沟槽中填充作为隔离介质的氧化物,然后再次光刻,去除有源区上的氧化物,从仅在之前形成的沟槽中留有氧化物,最终构成浅沟槽隔离(STI)20。其中衬底10可以是体硅、绝缘体上硅(SOI)或者是含硅的其他化合物半导体衬底,例如SiGe、SiC等等,以及这些物质的组合。STI 20的填充材料可以是氧化硅。除了STI之外,还可以采用LOCOS工艺形成热氧化物隔离,但是对于小尺寸器件,还是优选使用STI。需要说明的是,虽然附图 中仅显示了两STI包围的一个有源区及其中的MOSFETs,但是本发明可适用于CMOS器件或单元阵列的多个MOSFETs。
在具有浅沟槽隔离(STI)20的衬底10上形成栅极堆叠结构30,包括先沉积栅极介质层31,栅极介质层31可以是低k的氧化硅、氮氧化硅,也可以是高k材料,例如氧化铪、氧化钽等。在栅极介质层31上沉积栅极层32,栅极层32的材质可为多晶硅(poly Si)、非晶硅(d-Si),也可以是金属或合金及其氮化物,例如Al、Ti、Ta、TiN、TaN等等,甚至当栅极层32用作后栅工艺的虚拟栅极时是氧化物特别是二氧化硅,也可以是这些物质组合的叠层或混合物。在栅极层32上沉积盖层33,其材质通常是氮化物,例如氮化硅(SiN),用于稍后刻蚀或注入的掩模层。采用常用的光刻掩模刻蚀工艺形成由栅极介质层31、栅极层32以及盖层33重叠构成的栅极堆叠结构30。
以栅极堆叠结构30为掩模,进行源漏第一次低剂量注入,退火形成源漏轻掺杂(LDD)区。随后,在整个结构上沉积隔离绝缘层并刻蚀,在栅极堆叠结构30的两侧留下隔离侧墙40,隔离侧墙40的材质可为氮化物或氮氧化物。以栅极堆叠结构30以及隔离侧墙40为掩模,进行源漏第二次高剂量注入,退火形成源漏重掺杂区,从而构成如图1所示的具有LDD结构的重掺杂源漏区50,以便进一步减小源漏电阻。自然,也可以只进行一次源漏离子注入(例如采用顶部较薄的T型栅极结构,斜向注入源漏掺杂离子,此时T型结构的栅极阻挡了部分源漏掺杂离子,使得靠近T型栅极的源漏部分掺杂浓度较低,从而形成LDD结构),形成具有LDD结构的重掺杂源漏区50。
其次,参照图2,进行预非晶化离子注入。如图2所示,对整个基础结构进行第一次离子注入以执行预非晶化,也即在进行后续源漏掺杂离子注入之前预先将要注入的单晶Si的源漏区部分改变为非晶态,因此也称为预非晶化离子注入,该第一次离子注入所用离子或称预非晶化离子种类包括锗Ge、硅Si、硼B、砷As、磷P或其组合,优选为Ge、Si。注入剂量范围从1×1015至1×1017cm-2。注入能量依据离子种类和剂量而选择,只要能满足使得注入区完全非晶化,例如对于1016cm-2的B注入而言,所需的注入能量为40keV。由于材质例如为氮化物的较致密的盖层33和隔离侧墙40的存在,第一次预非晶化离子只能注入到源漏区50中位于隔离侧墙40外侧的一部分中。这些高剂量的预非晶化 离子在注入到源漏单晶硅的过程中,改变了衬底的晶体结构,在源漏区50位于隔离侧墙40外侧的部分中形成了非晶层60,如图3所示。非晶层60在水平方向上与源漏区50和/或衬底沟道区中单晶硅的界面大致平行于隔离侧墙40的垂直面,非晶层60在竖直方向上与源漏区50和/或衬底沟道区中单晶硅的界面大致平行于并优选地不超出源漏区50的底面,非晶层60上表面与衬底10上表面大致齐平也即露出衬底表面。
然后,参照图4,对上述形成的非晶层进行掺杂离子注入。如图4所示,对整个结构进行第二次离子注入以掺入能改善镍基金属硅化物热稳定性的杂质离子,因此也称为掺杂离子注入,该第二次注入所采用的离子或称掺杂离子种类包括但不限于碳C、氮N、氟F或其组合,注入的剂量范围从1×1015至1×1017cm-2。由于材质例如为氮化物的较致密的盖层33和隔离侧墙40的存在,与第一次离子注入类似,第二离子只能注入到上述形成的非晶层60中。随后进行第一次退火以重结晶,优选为激光退火(退火时间一般为1微秒至100秒,所使用的激光、离子束、电子束或非相干宽带光源的能量密度约为1至100J/cm2),掺杂的非晶层60在退火过程中发生重结晶,原位形成了重结晶层61,重结晶层61的范围、大小、位置与非晶层60大致相同,如图5所示。与此同时,第二次离子注入所采用的第二离子与衬底中Si以及第一次离子注入的第一离子相互反应,例如彼此共价键合,第二离子被类似于“固定”或“冷冻”在重结晶层61中,也即在稍后的镍基金属硅化物形成过程中这些第二离子不会因为离子注入时经常发生的隧道效应而进入沟道区,不会恶化器件性能。
随后,参照图6,在整个结构也即衬底10(包括重结晶层61)、STI 20、栅极堆叠结构30上沉积镍基金属薄层70。镍基金属薄层70的材质可以是镍(Ni)、镍铂合金(Ni-Pt,其中Pt含量小于等于8%重量)、镍钴合金(Ni-Co,其中Co含量小于等于10%重量)或镍铂钴三元合金(Ni-Pt-Co,其中Pt含量小于等于8%重量,Co含量小于等于10%重量)。镍基金属薄层70的厚度范围从1至30nm。
接着,通过第二次退火执行硅化物自对准工艺(SALICIDE)形成镍基金属硅化物80。执行第二次退火所用的SALICIDE工艺可以采用一步或两步退火。对于一步退火而言,在约450-550℃下进行快速热退 火(RTP,退火时间一般为1微秒至100秒,所使用的激光、离子束、电子束或非相干宽带光源的能量密度约为1至100J/cm2),沉积的镍基金属薄层70与原重结晶层61中的硅反应而生成相应的镍基金属硅化物,剥除未反应的镍基金属薄层70的那部分,在剩余的重结晶层61上留下镍基金属硅化物80。镍基金属硅化物80依照镍基金属薄层70材质不同而相应的可以是NiSi、NiPtSi、NiCoSi或NiPtCoSi。
对于两步退火而言,首先,执行第二低温退火,退火温度约为300℃。第二低温退火之后,与重结晶层61直接接触的也即位于源漏区域上方的镍基金属薄层70部分会与原重结晶层61中的单晶硅发生反应形成富镍相的镍基金属硅化物。在此约300℃的低退火温度下,栅极侧墙40上的金属薄层不太可能绕过隔离侧墙横向扩散到衬底特别是沟道区中。接着,剥除未反应的金属薄层70。在约450至500℃的温度下进行第二高温退火,使得富镍相的镍基金属硅化物转化为具有低电阻率镍基金属硅化物80,以便减小源漏寄生电阻,提高器件响应速度。同样,镍基金属硅化物80依照镍基金属薄层70材质不同而相应的可以是NiSi、NiPtSi、NiCoSi或NiPtCoSi。镍基金属硅化物的横向生长由于采用两步温度不同的退火而在一定程度上得到抑制。
如图7所示,最终得到的镍基金属硅化物80范围在水平方向上与原重结晶层61大致相同,也即与源漏区50和/或衬底沟道区中单晶硅的界面大致平行于隔离侧墙40的垂直面;镍基金属硅化物80在竖直方向上与重结晶层61中单晶硅的界面大致平行于并优选地不超出重结晶层61下底面,也即镍基金属硅化物80由于镍基金属的低硅耗而厚度小于原重结晶层61,换言之,重结晶层61中的硅并未被完全消耗而是在下方剩余一部分重结晶层61。
之后,与传统的MOSFET工艺类似,可沉积并平坦化层间介质层,刻蚀形成接触通孔,沉积接触垫层和金属接触材料。当栅极层32为虚拟栅极时,也即采用后栅工艺时,在形成层间介质层之后形成接触通孔之前,还可以先刻蚀去除虚拟栅极,随后依次沉积高k栅极介质材料以及金属栅极材料并平坦化。
依照本发明的有效提高镍基金属硅化物热稳定性的方法,由于采用了预非晶化再注入掺杂离子随后再退火重结晶的工艺,使得注入的掺杂离子被类似于“固定”或“冻结”在重结晶层中,也即在稍后的 镍基金属硅化物形成过程中这些掺杂离子不会因为离子注入时经常发生的隧道效应而进入沟道区,从而大幅提高了镍基金属硅化物热稳定性,不会恶化器件性能。
尽管已参照一个或多个示例性实施例说明本发明,本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外,由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此,本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例,而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。