CN103915334A - 高性能双层多晶硅双极型晶体管的制造方法 - Google Patents
高性能双层多晶硅双极型晶体管的制造方法 Download PDFInfo
- Publication number
- CN103915334A CN103915334A CN201410133507.4A CN201410133507A CN103915334A CN 103915334 A CN103915334 A CN 103915334A CN 201410133507 A CN201410133507 A CN 201410133507A CN 103915334 A CN103915334 A CN 103915334A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- sio
- thickness
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 98
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 claims abstract description 25
- 239000002131 composite material Substances 0.000 claims abstract description 16
- 230000006378 damage Effects 0.000 claims abstract description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 54
- 125000004429 atom Chemical group 0.000 claims description 29
- 150000001875 compounds Chemical class 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 208000027418 Wounds and injury Diseases 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 7
- 208000014674 injury Diseases 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910052710 silicon Inorganic materials 0.000 abstract description 19
- 239000010703 silicon Substances 0.000 abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 230000008569 process Effects 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 229910052682 stishovite Inorganic materials 0.000 abstract 5
- 229910052905 tridymite Inorganic materials 0.000 abstract 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 17
- 238000000407 epitaxy Methods 0.000 description 14
- 238000001259 photo etching Methods 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010019133 Hangover Diseases 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种高性能的双层多晶硅双极型晶体管的制备方法，包括如下步骤：1）采用LOCOS和CVD淀积SiO2来形成复合隔离结构，减少高温工艺时间；2）采用SiO2作为基极多晶硅的刻蚀终止层，防止刻蚀损伤；3）采用SiO2和N+多晶硅来形成复合侧墙结构，减少发射极电阻。优点：在不降低隔离效果的前提下减少高温工艺时间，从而可采用相对较薄的外延层，获得更优的微波性能，以二氧化硅作为刻蚀终止层，消除了对硅外延层的刻蚀损伤，改善击穿特性，增加电流放大系数，减少噪声系数。采用二氧化硅和N+多晶硅复合侧墙结构，可在保证发射极-基极电学隔离的同时降低发射极电阻，增加电流放大系数，减少噪声系数。
Description
技术领域
本发明涉及的是一种高性能双层多晶硅双极型晶体管的制造方法，属于微电子设计制造技术领域。
背景技术
当前，在有线和无线通信领域，化合物半导体器件，如 GaAs HBT或HEMT，SiGe HBT等，以其材料固有特性，具备较高的截止频率和较低的噪声系数，在低噪声放大器和混频器等电路中获得广泛的应用。硅基器件，由于迁移率较低，其高频性能逊于上述器件，但在微波低端，在射频前端和基带电路中的中小功率放大器和混频器应用中，与化合物低噪声器件相比，硅基BJT的优点是相位噪声小，工艺成熟，成本低廉，因此具有较强的市场竞争力和广阔的市场需求。
众所周知，在微电子技术领域，BJT一般是指硅基双极型晶体管，下文将采用此指代。
双层多晶硅BJT，在制造工艺上具有自对准的特点，因而对光刻精度要求低；其发射极-基极间距可以做的较小，因而能获得较低的基极电阻。基于上述技术，在埋层薄硅外延基片上，可制造高性能的硅基微波低噪声BJT。
已知，现有双层多晶硅BJT一般采用LOCOS隔离，其生长温度为（1000～1100）℃，其厚度为（4000～10000）Å。在如此高的温度下生长如此厚的SiO2，导致埋层中的掺杂原子大量地上扩散至硅外延层的表层，而该表层是器件核心区域，这将严重影响器件性能，例如会减少集电极-基极击穿电压（BVCBO），降低电流放大系数（Hfe）。现有方案是采用较厚的外延层材料来制造双层多晶硅BJT，缺点是增大了器件纵向尺寸，增加了集电极电阻，导致器件性能受限。
已知，现有双层多晶硅BJT的P+多晶硅的刻蚀一般刻蚀到外延层硅，由于多晶硅和单晶硅性质相近，所以其刻蚀选择比近乎1，因此为保证P+多晶硅刻蚀干净，必须进行过刻蚀，即硅外延层也会被刻蚀掉一部分，从而在硅外延层中引入刻蚀损伤，见图1.2。由于后续没有1000℃以上的高温工艺，此损伤很难完全修复。这将严重影响发射极-基极击穿电压（BVEBO），也会引入散粒噪声，降低电流放大系数。现有方案是优化刻蚀条件，减少刻蚀损伤，但效果有限，影响成品率。
已知，现有双层多晶硅BJT的基极和发射极电学隔离采用介质侧墙隔离，其隔离介质一般为SiO2，或SiO2/Si3N4复合结构，见图1.1。此侧墙结构在制造工艺上也作为腐蚀发射区的掩膜，即侧墙尺寸决定了发射区尺寸。该介质侧墙结构优点是隔离效果好，缺点是减少了发射极的电流导通面积，即增加了发射极电阻。原因是，高性能的双层多晶硅BJT，其P+多晶硅间距一般为0.6μm～1.0μm（不可过大，过大即增加基极-发射极距离，增加器件横向尺寸，增大基极寄生电阻），侧墙宽度一般为0.1μm ～0.3μm，发射区宽度一般为0.3μm～0.6μm，如此小的发射区宽度引入较大的发射极电阻，从而降低电流放大系数，增加噪声系数。由于高性能的双层多晶硅BJT必须保证较小的横向尺寸来减少寄生电阻和结电容，因此狭窄的发射区是该结构所固有的。
发明内容
本发明提出的是一种高性能双层多晶硅双极型晶体管的制造方法，其目的旨在克服现有技术所存在的上述问题：具有
1）采用LOCOS+CVD淀积SiO2的方式形成隔离结构，减少高温工艺时间，减少埋层掺杂上扩，从而可采用更薄的硅外延层来获得更优性能。
2）采用SiO2作为P+多晶硅的刻蚀终止层，避免对硅外延层造成刻蚀损伤，有利于减少漏电，增加电流放大系数，减少噪声系数。
3）采用SiO2和N+多晶硅组成复合侧墙，由于N+多晶硅电导率高，作为发射极多晶硅的一部分参与导电。
本发明的技术解决方案：一种高性能双层多晶硅双极型晶体管的制造方法，包括如下步骤：
1）采用LOCOS和CVD淀积SiO2来形成复合隔离结构，减少高温工艺时间；
2）采用SiO2作为基极多晶硅的刻蚀终止层，防止刻蚀损伤；
3）采用SiO2和N+多晶硅来形成复合侧墙结构，减少发射极电阻。
所述的采用LOCOS和CVD淀积SiO2来形成复合隔离结构，其先采用LOCOS工艺来生长SiO2，其厚度为复合隔离厚度，再采用CVD淀积工艺淀积SiO2，其厚度为复合隔离厚度。
所述的采用SiO2作为基极多晶硅的刻蚀终止层，其SiO2的生长方式为干氧或者湿氧，生长温度为800～950℃，厚度为（100～500）Å。
所述的采用SiO2和N+多晶硅来形成复合侧墙结构，其采用SiO2的生长方式为干氧或者湿氧，生长温度为（800～950）℃，厚度为（300～600）Å；N+多晶硅采用CVD淀积原位掺N型原子多晶硅，或采用CVD淀积非掺杂多晶硅，再以离子注入方式注入N型原子，其N型原子为磷，砷，锑，注入剂量为（5×1015～1×1016）/cm2，注入能量为（10～100）KeV。
本发明的有益效果是:
1）采用LOCOS+CVD淀积SiO2的方式形成复合隔离结构21，24。其优点在于，一方面利用LOCOS工艺生长的高质量SiO2与硅外延接触，减少漏电风险，另一方面利用CVD淀积工艺温度仅250℃～450℃，远低于掺杂原子扩散激活温度（一般为700℃以上），不影响器件掺杂分布。所述复合结构中，LOCOS生长SiO2与CVD淀积SiO2厚度之比一般为2：1～1：1。
2）采用SiO2作为P+多晶硅的刻蚀终止层25。通过调节刻蚀气氛和功率等参数，利用RIE刻蚀机或PE刻蚀机或ICP刻蚀机或其他干法刻蚀机，可获得多晶硅对SiO2的高刻蚀选择比（一般50：1以上），即多晶硅刻蚀速率很快，SiO2刻蚀速率很慢。由此可避免引入刻蚀缺陷，保护硅外延层晶格的完整性。所述作为刻蚀终止层的SiO2，一般采用氧化方式，生长温度为850℃～950℃，时间为5分钟～100分钟，厚度为100Å～500Å。
3）采用SiO2和N+多晶硅组成复合侧墙41，42B。在双层多晶硅BJT中，此侧墙作用是①电学隔离基极和发射极，②作为发射区的湿法腐蚀掩膜。因此，本发明提出的复合侧墙，其SiO2起隔离基极和发射极的作用，其SiO2和N+多晶硅整体作为发射区的腐蚀掩膜。所述SiO2为氧化生长，温度为850℃～950℃，时间为5分钟～50分钟，厚度为300Å～1000Å，可以起到良好的隔离效果。所述N+多晶硅可以采用CVD淀积原位掺N型原子（如As，P）生长，也可以CVD淀积非掺杂多晶硅，之后注入N型原子形成，宽度为0.1μm～0.3μm。所述侧墙N+多晶硅具备高电导率，其材料性质与发射极多晶硅相同，可作为发射极多晶硅的一部分参与导电。对于高性能双层多晶硅BJT，其发射区宽度一般为0.3μm～0.6μm，因此所述SiO2和N+多晶硅组成复合侧墙，可将发射极多晶硅的导电截面积提高25%～133%，即发射极电阻可降低25%～133%，以当今世界先进双层多晶硅微波低噪声BJT为例，其发射区宽度约为0.3μm，应用本发明所述SiO2和N+多晶硅组成的复合侧墙，假设其N+多晶硅宽度为0.1μm，其等效发射区导电面积为0.5μm，与现有结构相比提高66.7%，即发射极寄生电阻可降低66.7%。
附图说明
图1.1是传统双层多晶硅BJT剖面结构示意图。
图1.2是传统双层多晶硅BJT刻蚀P+多晶硅导致刻蚀损伤示意图。
图2.1是本发明提出的双层多晶硅BJT剖面结构示意图。
图2.2是埋层硅外延后剖面结构示意图。
图2.3是局部氧化前剖面结构示意图。
图2.4是局部氧化后剖面结构示意图。
图2.5是集电区注入后剖面结构示意图。
图2.6是局部氧化隔离加高后剖面结构示意图。
图2.7是开出外基区窗口后剖面结构示意图。
图2.8是CVD淀积非掺杂多晶硅并注入P型原子后剖面结构示意图。
图2.9是CVD淀积三层介质并退火后的剖面结构示意图。
图2.10是刻蚀P+多晶硅后剖面结构示意图。
图2.11是本征基区和集电区注入后剖面结构示意图。
图2.12是腐蚀注入阻挡层SiO2后剖面结构示意图。
图2.13是侧墙氧化后剖面结构示意图。
图2.14是侧墙N+多晶硅形成后剖面结构示意图。
图2.15是发射区和集电区腐蚀后剖面结构示意图。
图2.16是发射极和集电极多晶硅形成后剖面结构示意图。
图2.17是发射区推进后剖面结构示意图。
图2.18是金属化后剖面结构示意图。
图中的符号用表1、表2说明如下：
表1 术语说明
表2 插图数字标号指代说明
具体实施方式
下面结合附图进一步描述本发明的技术解决方案：
1）选择硅衬底材料11，其掺杂为P型，电阻率≥20Ω﹒cm；在该衬底上选择性注入As或者Sb原子，形成N+埋层12，之后进行N型硅外延13，电阻率（5～10）Ω﹒cm，外延层厚度（0.5～3）μm。（图2.2）
2）氧化形成薄SiO2层14，厚度（200～600）Å，之后CVD淀积Si3N4
15，厚度（1000～2000）Å，光刻并干法刻蚀Si3N4，形成局域氧化窗口，去胶后进行高温氧化，得到LOCOS 21，厚度（3000～6000）Å，氧化温度为（950～1100）℃，时间为（50～120）分钟，氧化后剥离Si3N4。（图2.3和图2.4）
3）光刻集电区22，集电区注入N型原子，例如磷（P）原子，剂量为（5×1015～1×1016）/cm2，能量为（100～300）KeV。此步目的是将N+层通过集电区注入形成的低阻通道23连接至表面。（图2.5）
4）CVD淀积SiO2，厚度（1000～6000）Å，光刻并湿法腐蚀，露出有源区窗口25，去胶。此步目的是加高局部氧化形成的SiO2厚度，形成隔离加高层24，如果单纯以局部氧化来形成（4000～10000）Å的厚度，将导致N+埋层掺杂上扩至硅表层，影响电学特性。而通过CVD淀积SiO2来加高隔离厚度，由于淀积温度一般为250℃～450℃，远小于掺杂原子的扩散激活温度（一般为700℃以上）。但淀积的SiO2不可过厚，一般原则是不能超过局域氧化生成的SiO2厚度，以免恶化表面平坦性，影响光刻精度。（图2.6）
5）氧化形成薄SiO2层26，厚度（100～500）Å，光刻并腐蚀外基区27，去胶。（图2.7）
6）CVD淀积非掺杂多晶硅31，厚度（2000～4000）Å，注入P型原子，例如硼原子（B），剂量为（5×1015～1×1016）/cm2，能量为（20～80）KeV。（图2.8）
7）CVD淀积SiO2
32和Si3N4 33，厚度分别为（500～1500）Å和（500～2000）Å，之后退火：在（800～1000）℃的温度下，通N2（10～60）分钟。此目的为：①激活上述注入原子，形成P+多晶硅；②外基区直接与P+多晶硅接触，在高温处理时，掺杂P型原子扩散进入硅外延层，形成浓硼区34，其他区域被SiO2挡住，不受影响。（图2.9）
8）光刻并刻蚀内基区35，由于有3）形成的薄SiO2 26做干法刻蚀阻挡层，通过调节刻蚀气氛、刻蚀功率等工艺条件，可使P+多晶硅对SiO2具有很高的刻蚀选择比，即P+多晶硅刻蚀速率很高，而SiO2刻蚀速率很低，由此可避免刻蚀损伤硅外延层。（图2.10）
9）基区36注入P型原子，例如二氟化硼（BF2），剂量为（5×1013～5×1014）/cm2，能量为（10～30）KeV；本征集电区37注入N型原子，例如磷（P）, 剂量为（1×1012～5×1012）/cm2，能量为（150～400）KeV。此步不需要光刻出注入窗口，因为不希望注入的区域都有厚介质保护，不受影响。此步基区注入目的是形成本征基区掺杂，本征集电区注入目的是抑制基区注入原子的拖尾，使基区宽度可控，同时具有减少集电极-基极电容的作用。（图2.11）
10）光刻并湿法腐蚀内基区35，腐蚀后去胶。内基区SiO2经上述注入后有注入损伤，所以需要去除。（图2.12）
11）氧化生成薄SiO2，厚度（300～600）Å，目的是形成SiO2侧墙41，此侧墙隔离基极和发射极，起电学绝缘作用，该步同时对9）的两次注入进行退火和掺杂再分布。（图2.13）
12）CVD淀积多晶硅，厚度（1000～3000）Å。此多晶硅可采用淀积时原位掺杂N型原子来形成N+多晶硅，亦可通过淀积后注入N型原子形成N+多晶硅，注入条件为，N型原子可以但不局限为磷（P）或者砷（As）, 剂量为（1×1015～1×1016）/cm2，能量为（10～120）KeV。通过调节干法刻蚀条件，获得高各向异性刻蚀条件和多晶硅对SiO2高刻蚀选择比条件，由此可以得到多晶硅侧墙42B，此多晶硅侧墙作用是①限制发射区窗口宽度；②减低发射极电阻。多晶硅侧墙的宽度由淀积多晶硅的厚度控制，而淀积多晶硅的厚度由发射区窗口目标值确定。（图2.14）
13）湿法腐蚀发射区43和集电区22。（见图2.15）
14）CVD淀积多晶硅，厚度为（1000～4000）Å，此多晶硅可采用淀积时原位掺杂N型原子来形成N+多晶硅，亦可通过淀积后注入N型原子形成N+多晶硅，注入条件为，N型原子可以但不局限为磷（P）或者砷（As）, 剂量为（1×1015～1×1016）/cm2，能量为（10～100）KeV。采用光刻、干法刻蚀和湿法腐蚀等工艺手段将发射区和集电区上方的多晶硅留下，其他区域的多晶硅去除干净，分别形成发射极多晶硅44和集电极多晶硅45。（图2.16）
15）发射区结深推进：在（800～950）℃的温度下，通N2 （20～60）分钟，形成单晶硅发射区46。（图2.17）
16）开基极/发射极/集电极合金窗口，并进行合金，例如铂硅合金﹑钴硅合金﹑钛硅合金等，形成金属硅化物50，目的是降低接触电阻。（图2.18）
17）生长隔离介质51，隔离介质可以是SiO2，或者Si3N4，也可以是两者的复合结构。之后开出连接各个电极的通孔，再制作3个电极：基极金属电极52，发射极金属电极53，集电极金属电极54。此金属电极将器件从内部引出来，方便与外电路连接。（图2.18）。
实施例
1）选择硅衬底材料11，其掺杂为P型，电阻率30Ω﹒cm；在该衬底上选择性的注入Sb原子，形成N+埋层12，之后进行N型硅外延13，电阻率8Ω﹒cm，外延层厚度1.5μm。（图2.2）
2）氧化形成薄SiO2层14，厚度300Å，之后淀积Si3N4 15，厚度1000Å，光刻并干法刻蚀Si3N4，形成局部氧化窗口，去胶后进行高温氧化，得到LOCOS 21，厚度5000Å，氧化温度为1050℃，时间为45分钟，氧化后剥离Si3N4。（图2.3，图2.4）
3）光刻集电区22，并进行集电区注入磷（P）原子，剂量为5×1015/cm2，能量为150KeV，形成低阻通道23。（图2.5）
4）CVD淀积SiO2，厚度4000Å，光刻并湿法腐蚀，露出有源区窗口25，腐蚀后去胶，形成隔离加高层24。（图2.6）
5）氧化形成薄SiO2层26，厚度200Å，光刻并腐蚀外基区27。（图2.7）
6）CVD淀积非掺杂多晶硅31，厚度2000Å，注入硼（B）原子，剂量为5×1015/cm2，能量为40KeV。（图2.8）
7）CVD淀积SiO2
32和Si3N4 33，厚度分别为1000Å和1500Å，之后退火：在850℃的温度下，通N2 50分钟，形成浓硼区34。（图2.9）
8）光刻并刻蚀内基区35，终止于26，去胶。（图2.10）
9） 基区36注入硼（B）原子，剂量为5×1013/cm2，能量为30KeV；本征集电区37注入磷（P）型原子, 剂量为1×1012/cm2，能量为340KeV。（图2.11）
10）光刻并湿法腐蚀内基区35，去胶。（图2.12）
11）氧化生成薄SiO2，厚度300Å，形成SiO2侧墙41。（图2.13）
12) CVD淀积原位掺杂砷（As）多晶硅，厚度2000Å，各项异性刻蚀，得到N+多晶硅侧墙42B。（图2.14）
13）湿法腐蚀发射区43和集电区22。（图2.15）
14）CVD淀积原位掺杂砷（As）多晶硅，厚度为2000Å。采用光刻、干法刻蚀和湿法腐蚀等工艺手段将发射区和集电区上方的多晶硅留下，其他区域的多晶硅去除干净，分别形成发射极多晶硅44和集电极多晶硅45。（图2.15）
15）发射区结深推进：在850℃的温度下，通N2，60分钟，形成单晶硅发射区46。（图2.16）
16）开基极/发射极/集电极合金窗口，并进行铂硅合金。（图2.18）
17）生长隔离介质51，隔离介质为SiO2和Si3N4的复合结构，厚度分别为1.2μm和0.9μm。之后开出连接各个电极的通孔，采用电镀金的方式制作3个电极：基极金属电极52，发射极金属电极53，集电极金属电极54。
Claims (4)
1.一种高性能双层多晶硅双极型晶体管的制造方法，其特征在于，该方法包括如下步骤：
1）采用LOCOS和CVD淀积SiO2来形成复合隔离结构，减少高温工艺时间；
2）采用SiO2作为基极多晶硅的刻蚀终止层，防止刻蚀损伤；
3）采用SiO2和N+多晶硅来形成复合侧墙结构，减少发射极电阻。
2.如权利要求1所述的一种高性能双层多晶硅双极型晶体管的制造方法，其特征在于，所述的采用LOCOS和CVD淀积SiO2来形成复合隔离结构，其先采用LOCOS工艺来生长SiO2，其厚度为复合隔离厚度1/2～2/3，再采用CVD淀积工艺淀积SiO2，其厚度为复合隔离厚度1/3～1/2。
3.如权利要求1所述的一种高性能双层多晶硅双极型晶体管的制造方法，其特征在于，所述的采用SiO2作为基极多晶硅的刻蚀终止层，其SiO2的生长方式为干氧或者湿氧，生长温度为800～950℃，厚度为（100～500）Å。
4.如权利要求1所述的一种高性能双层多晶硅双极型晶体管的制造方法，其特征在于，所述的采用SiO2和N+多晶硅来形成复合侧墙结构，其采用SiO2的生长方式为干氧或者湿氧，生长温度为（800～950）℃，厚度为（300～600）Å；N+多晶硅采用CVD淀积原位掺N型原子多晶硅，或采用CVD淀积非掺杂多晶硅，再以离子注入方式注入N型原子，其N型原子为磷，砷，锑，注入剂量为（5×1015～1×1016）/cm2，注入能量为（10～100）KeV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410133507.4A CN103915334B (zh) | 2014-04-04 | 2014-04-04 | 双层多晶硅双极型晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410133507.4A CN103915334B (zh) | 2014-04-04 | 2014-04-04 | 双层多晶硅双极型晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915334A true CN103915334A (zh) | 2014-07-09 |
| CN103915334B CN103915334B (zh) | 2017-01-04 |
Family
ID=51040932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410133507.4A Active CN103915334B (zh) | 2014-04-04 | 2014-04-04 | 双层多晶硅双极型晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103915334B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981421A (zh) * | 2016-01-19 | 2017-07-25 | 北大方正集团有限公司 | 三极管基区的制作方法 |
| CN107104049A (zh) * | 2016-02-23 | 2017-08-29 | 北大方正集团有限公司 | 射频三极管的制备方法和射频三极管 |
| CN107104041A (zh) * | 2016-02-23 | 2017-08-29 | 北大方正集团有限公司 | 射频三极管的制备方法和射频三极管 |
| WO2018095440A1 (zh) * | 2016-11-22 | 2018-05-31 | 中国电子科技集团公司第五十五研究所 | 一种基极多晶硅自对准套准结构及其制备方法 |
| CN110310988A (zh) * | 2018-03-27 | 2019-10-08 | 恩智浦美国有限公司 | 半导体装置和制造半导体装置的方法 |
| CN110911684A (zh) * | 2019-11-22 | 2020-03-24 | 广东工业大学 | 一种锑掺杂的二硫化钴负载石墨烯及其制备方法和应用 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204276A (en) * | 1988-12-06 | 1993-04-20 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN1137175A (zh) * | 1995-05-29 | 1996-12-04 | 松下电子工业株式会社 | 半导体集成电路装置及其制造方法 |
| US6211029B1 (en) * | 1997-02-18 | 2001-04-03 | Nec Corporation | Process of fabricating a bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity |
| CN1503333A (zh) * | 2002-11-20 | 2004-06-09 | 联华电子股份有限公司 | 自对准双极型晶体管的制造方法与结构 |
| CN101022109A (zh) * | 2006-02-15 | 2007-08-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
-
2014
- 2014-04-04 CN CN201410133507.4A patent/CN103915334B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204276A (en) * | 1988-12-06 | 1993-04-20 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| CN1137175A (zh) * | 1995-05-29 | 1996-12-04 | 松下电子工业株式会社 | 半导体集成电路装置及其制造方法 |
| US6211029B1 (en) * | 1997-02-18 | 2001-04-03 | Nec Corporation | Process of fabricating a bipolar transistor having lightly doped epitaxial collector region constant in dopant impurity |
| CN1503333A (zh) * | 2002-11-20 | 2004-06-09 | 联华电子股份有限公司 | 自对准双极型晶体管的制造方法与结构 |
| CN101022109A (zh) * | 2006-02-15 | 2007-08-22 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 何晓阳等: "双极型器件制做工艺的发展综述", 《半导体技术》 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106981421A (zh) * | 2016-01-19 | 2017-07-25 | 北大方正集团有限公司 | 三极管基区的制作方法 |
| CN106981421B (zh) * | 2016-01-19 | 2020-07-14 | 北大方正集团有限公司 | 三极管基区的制作方法 |
| CN107104049A (zh) * | 2016-02-23 | 2017-08-29 | 北大方正集团有限公司 | 射频三极管的制备方法和射频三极管 |
| CN107104041A (zh) * | 2016-02-23 | 2017-08-29 | 北大方正集团有限公司 | 射频三极管的制备方法和射频三极管 |
| WO2018095440A1 (zh) * | 2016-11-22 | 2018-05-31 | 中国电子科技集团公司第五十五研究所 | 一种基极多晶硅自对准套准结构及其制备方法 |
| US11011472B2 (en) | 2016-11-22 | 2021-05-18 | China Electronics Technology Group Corporation No. 55 Research Institute | Self-aligned register structure for base polysilicon and preparation method thereof |
| CN110310988A (zh) * | 2018-03-27 | 2019-10-08 | 恩智浦美国有限公司 | 半导体装置和制造半导体装置的方法 |
| CN110310988B (zh) * | 2018-03-27 | 2023-12-22 | 恩智浦美国有限公司 | 半导体装置和制造半导体装置的方法 |
| CN110911684A (zh) * | 2019-11-22 | 2020-03-24 | 广东工业大学 | 一种锑掺杂的二硫化钴负载石墨烯及其制备方法和应用 |
| CN110911684B (zh) * | 2019-11-22 | 2022-05-13 | 广东工业大学 | 一种锑掺杂的二硫化钴负载石墨烯及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103915334B (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN102468334B (zh) | Vdmos器件及其制造方法 | |
| KR100486304B1 (ko) | 자기정렬을 이용한 바이씨모스 제조방법 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
| US11322595B2 (en) | Heterojunction bipolar transistor and preparation method thereof | |
| KR100554465B1 (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| CN102683395B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN102931226A (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| JPH0241170B2 (zh) | ||
| CN102790080B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN102097463A (zh) | 半自对准双极晶体管及其制造工艺方法 | |
| CN108054096B (zh) | 双极晶体管的制作方法 | |
| CN103094102A (zh) | 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法 | |
| CN102683401B (zh) | 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| JP2003045884A (ja) | 半導体装置及びその製造方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JP6059333B2 (ja) | 半導体装置及びその製造方法 | |
| CN103137675B (zh) | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 | |
| CN104425577B (zh) | 自对准锗硅异质结双极型三极管器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |