CN107104049A - 射频三极管的制备方法和射频三极管 - Google Patents
射频三极管的制备方法和射频三极管 Download PDFInfo
- Publication number
- CN107104049A CN107104049A CN201610099883.5A CN201610099883A CN107104049A CN 107104049 A CN107104049 A CN 107104049A CN 201610099883 A CN201610099883 A CN 201610099883A CN 107104049 A CN107104049 A CN 107104049A
- Authority
- CN
- China
- Prior art keywords
- layer
- doped region
- silicon nitride
- radio frequency
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 38
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000002347 injection Methods 0.000 claims abstract description 28
- 239000007924 injection Substances 0.000 claims abstract description 28
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 40
- 238000005516 engineering process Methods 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000010354 integration Effects 0.000 abstract description 6
- 239000000243 solution Substances 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 91
- 238000002513 implantation Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明提供了一种射频三极管的制备方法和射频三极管，其中，制备方法包括：形成外延层、氧化层和图形化的氮化硅层；以图形化的氮化硅层为掩蔽形成场氧化层；去除氮化硅层和指定厚度的场氧化层；形成第一多晶硅层，对第一多晶硅层进行第一次P型离子注入；在完成离子注入的第一多晶硅层上形成氮化硅介质层；刻蚀第一多晶硅层和氮化硅介质层；进行第二次P型离子注入形成第一离子掺杂区和第二离子掺杂区；在注入窗口中形成侧墙结构；在侧墙结构和第二离子掺杂区上方形成第二多晶硅层；对第二多晶硅层进行第三次N型离子注入，形成第三离子掺杂区；在衬底上形成金属电极。通过本发明技术方案，减小了场氧化层面积，提升了器件集成度。
Description
技术领域
本发明涉及半导体芯片技术领域，具体而言，涉及一种射频三极管的制备方法和一种射频三极管。
背景技术
相关技术中，如图1所示，射频三极管包括：衬底102、外延层104、场氧化层110、第一多晶硅层112、第一离子掺杂区116、第二离子掺杂区118、侧墙120、第二多晶硅层122、第三离子掺杂区124以及氧化层130。
在射频三极管的制造过程中，为了达到形成基区和发射区浅结的目的，需要通过掺杂多晶硅中的离子向外延层中扩散的方式来制作。所以基区表面部分区域需要与基区对应掺杂的多晶硅接触，部分区域需要与发射区对应掺杂的多晶硅接触。这就要求基区表面有一定大小的尺寸，基区两侧为场氧化层，场氧化层在形成过程中，会造成一个很长的鸟嘴(如图1所示的场氧化层110的尖端)，这就占据了有效的基区面积，形成了芯片面积的浪费。
因此，如何设计一种新的射频三极管的制备方案以减小场氧化层的面积成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的射频三极管的制备方案，通过在制备过程中对场氧化层进行指定厚度的刻蚀，减小了场氧化层的面积，从而提升了器件集成度。
有鉴于此，本发明提出了一种射频三极管的制备方法，包括：在衬底上依次形成外延层、氧化层和图形化的氮化硅层；以图形化的氮化硅层为掩蔽，通过热氧化工艺处理外延层以形成场氧化层；去除氮化硅层和指定厚度的场氧化层，以暴露出外延层的指定区域为止；在刻蚀场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入；在完成离子注入的第一多晶硅层上形成氮化硅介质层；刻蚀第一多晶硅层和氮化硅介质层，以形成注入窗口；在注入窗口下方的外延层中进行第二次P型离子注入，通过退火工艺在外延层中形成第一离子掺杂区和第二离子掺杂区；在注入窗口中形成侧墙结构；在侧墙结构和第二离子掺杂区上方形成第二多晶硅层；对第二多晶硅层进行第三次N型离子注入，以形成第三离子掺杂区；在形成第三离子掺杂区的衬底上形成金属电极128，以完成射频三极管的制备。
在该技术方案中，通过在制备过程中对场氧化层进行指定厚度的刻蚀，减小了场氧化层的面积，从而提升了器件集成度。
在上述技术方案中，优选地，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体包括以下步骤：以温度范围为900℃至1200℃的热氧化工艺在衬底上形成氧化层。
在该技术方案中，通过以温度范围为900℃至1000℃的热氧化工艺在衬底上形成氧化层，一方面，降低了衬底的热应力，另一方面，提升了氧化层的致密性，提升了器件可靠性。
在上述技术方案中，优选地，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体还包括以下步骤：以温度范围为600℃至900℃的化学气相淀积工艺在氧化层上形成氮化硅层；通过光刻工艺和刻蚀工艺对氮化硅层进行图形化处理，以形成图形化的氮化硅层。
在该技术方案中，通过以温度范围为600℃至900℃的化学气相淀积工艺在氧化层上形成氮化硅层，再通过干法刻蚀工艺依次对氮化硅进行刻蚀，以形成图形化的氮化硅层，形成了场氧化层形成的掩膜层，基于氮化硅层作为掩膜，通过高温氧气与衬底接触形成场氧化层，由于氮化硅层下的硅难以被氧化，所以在氮化硅层下方形成的场氧化层极薄，也即形成的场氧化层呈现一种“鸟嘴”的形状。
在上述任一项技术方案中，优选地，以图形化的氮化硅层为掩蔽，通过热氧化工艺处理外延层以形成场氧化层，具体包括以下步骤：以图形化的氮化硅层为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理外延层，以形成场氧化层。
在该技术方案中，通过以图形化的氮化硅层为掩蔽，以温度范围为900℃至1200℃的热氧化工艺对衬底进行热氧化处理，以形成场氧化层，一方面，降低了衬底的热应力，另一方面，提升了栅氧化层的致密性，提升了器件可靠性。
在上述任一项技术方案中，优选地，在刻蚀场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入，具体包括以下步骤：第一次P型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第一离子掺杂区。
在上述任一项技术方案中，优选地，在注入窗口下方的外延层中进行第二次P型离子注入，通过退火工艺在外延层中形成第一离子掺杂区和第二离子掺杂区，具体包括以下步骤：第二次P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第二离子掺杂区。
在该技术方案中，通过设定第一次P型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，且设定第二次P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第二离子掺杂区，形成了射频三极管的基区，同时，降低了离子损伤的可能性。
在上述任一项技术方案中，优选地，在侧墙结构和第二离子掺杂区上方形成第二多晶硅层，具体包括以下步骤：在侧墙结构和第二离子掺杂区上方，以温度范围为500℃至800℃的化学气相淀积工艺形成第二多晶硅层。
在该技术方案中，通过第二多晶硅层形成了三极管浅结，也即对第二多晶硅层进行离子注入，再经过退火工艺促使离子扩散至第二离子掺杂区，进而形成射频三极管的发射极。
在上述任一项技术方案中，优选地，对第二多晶硅层进行第三次N型离子注入，以形成第三离子掺杂区，具体包括以下步骤：第三次N型离子注入的的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过第三次N型离子注入和退火工艺形成第三离子掺杂区。型离子注入的
在该技术方案中，通过设定N型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口中形成第三离子掺杂区，形成了射频三极管的浅结发射极，工艺简单且生产成本低，利于大规模推广生产。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区后，以温度范围为800℃至1200℃的退火工艺对第一离子掺杂区、第二离子掺杂区和第三离子掺杂区进行退火处理。
在该技术方案中，通过对第一离子掺杂区、第二离子掺杂区和第三离子掺杂区进行退火处理，激活了掺杂区的化学键，从而实现了射频三极管的电学特性，保证了器件可靠地工作。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区的衬底上形成金属电极128，以完成射频三极管的制备，具体包括以下步骤：在形成第三离子掺杂层的衬底上形成介质层126；分别在第一多晶硅层和第二多晶硅层的上方刻蚀形成接触孔；通过金属溅射工艺形成连接接触孔的金属电极128。
在该技术方案中，通过金属溅射工艺形成连接接触孔的金属电极128，形成了射频三极管的电极，进一步地保证了器件可靠地工作。
根据本发明的第二方面，还提出了一种射频三极管，采用如上述任一项的射频三极管的制备方法制备而成，因此，该场效应晶体管具有和上述技术方案中任一项的射频三极管的制备方法相同的技术效果，在此不再赘述。
通过以上技术方案，通过在制备过程中对场氧化层进行指定厚度的刻蚀，减小了场氧化层的面积，从而提升了器件集成度。
附图说明
图1示出了根据本发明的实施例的射频三极管的制备方法的示意流程图；
图2示出了根据本发明的实施例的射频三极管的制备方法的示意流程图；
图3至图15示出了根据本发明的实施例的射频三极管的制备过程的剖面示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用第三方不同于在此描述的第三方方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面结合图2至图15对根据本发明的实施例的射频三极管的制备方法进行具体说明。
如图2至图15所示，根据本发明的实施例的射频三极管的制备方法，包括：在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108；以图形化的氮化硅层108为掩蔽，通过热氧化工艺处理外延层104以形成场氧化层110；去除氮化硅层108，以暴露出外延层104的指定区域为止；在刻蚀场氧化层110的衬底102上依次形成第一多晶硅层112和氮化硅介质层114；刻蚀第一多晶硅层112和氮化硅介质层114，以形成注入窗口；在注入窗口下方的外延层104中，通过离子注入工艺依次形成第一离子掺杂区116和第二离子掺杂区118；在注入窗口中形成侧墙结构120；在侧墙结构120和第二离子掺杂区118上方形成第二多晶硅层122；通过离子注入掩蔽层形成第三离子掺杂区124；在形成第三离子掺杂区124的衬底102上形成金属电极128，以完成射频三极管的制备。
在该技术方案中，通过在制备过程中对场氧化层110进行指定厚度的刻蚀，减小了场氧化层110的面积，从而提升了器件集成度。
在上述技术方案中，优选地，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108，具体包括以下步骤：以温度范围为900℃至1200℃的热氧化工艺在衬底102上形成氧化层106。
在该技术方案中，通过以温度范围为900℃至1000℃的热氧化工艺在衬底102上形成氧化层106，一方面，降低了衬底102的热应力，另一方面，提升了氧化层106的致密性，提升了器件可靠性。
在上述技术方案中，优选地，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108，具体还包括以下步骤：以温度范围为600℃至900℃的化学气相淀积工艺在氧化层106上形成氮化硅层108；通过光刻工艺和刻蚀工艺对氮化硅层108进行图形化处理，以形成图形化的氮化硅层108。
在该技术方案中，通过以温度范围为600℃至900℃的化学气相淀积工艺在氧化层106上形成氮化硅层108，再通过干法刻蚀工艺依次对氮化硅进行刻蚀，以形成图形化的氮化硅层108，形成了场氧化层110形成的掩膜层，基于氮化硅层108作为掩膜，通过高温氧气与衬底102接触形成场氧化层110，由于氮化硅层108下的硅难以被氧化，所以在氮化硅层108下方形成的场氧化层110极薄，也即形成的场氧化层110呈现一种“鸟嘴”的形状。
在上述任一项技术方案中，优选地，以图形化的氮化硅层108为掩蔽，通过热氧化工艺处理外延层104以形成场氧化层110，具体包括以下步骤：以图形化的氮化硅层108为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理外延层104，以形成场氧化层110。
在该技术方案中，通过以图形化的氮化硅层108为掩蔽，以温度范围为900℃至1200℃的热氧化工艺对衬底102进行热氧化处理，以形成场氧化层110，一方面，降低了衬底102的热应力，另一方面，提升了栅氧化层106的致密性，提升了器件可靠性。
在上述任一项技术方案中，优选地，在注入窗口下方的外延层104中，通过离子注入工艺依次形成第一离子掺杂区116和第二离子掺杂区118，具体包括以下步骤：第一次P型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV；第二次P型离子的注入剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第二离子掺杂区118。
在该技术方案中，通过设定第一次P型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，且设定第二次P型离子的注入剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第二离子掺杂区118，形成了射频三极管的基区，同时，降低了离子损伤的可能性。
在上述任一项技术方案中，优选地，在侧墙结构120和第二离子掺杂区118上方形成第二多晶硅层122具体包括以下步骤：在侧墙结构120和第二离子掺杂区118上方，以温度范围为500℃至800℃的化学气相淀积工艺形成第二多晶硅层122。
在该技术方案中，通过第二多晶硅层122形成了三极管浅结，也即对第二多晶硅层122进行离子注入，再经过退火工艺促使离子扩散至第二离子掺杂区118，进而形成射频三极管的发射极。
在上述任一项技术方案中，优选地，通过离子注入掩蔽层形成第三离子掺杂区124，具体包括以下步骤：N型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过离子注入掩蔽层形成第三离子掺杂区124。
在该技术方案中，通过设定N型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口中形成第三离子掺杂区124，形成了射频三极管的浅结发射极，工艺简单且生产成本低，利于大规模推广生产。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区124后，以温度范围为800℃至1200℃的退火工艺对第一离子掺杂区116、第二离子掺杂区118和第三离子掺杂区124进行退火处理。
在该技术方案中，通过对第一离子掺杂区116、第二离子掺杂区118和第三离子掺杂区124进行退火处理，激活了掺杂区的化学键，从而实现了射频三极管的电学特性，保证了器件可靠地工作。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区124的衬底102上形成金属电极128，以完成射频三极管的制备，具体包括以下步骤：在形成第三离子掺杂层的衬底102上形成介质层126；分别在第一多晶硅层112和第二多晶硅层122的上方刻蚀形成接触孔；通过金属溅射工艺形成连接接触孔的金属电极128。
在该技术方案中，通过金属溅射工艺形成连接接触孔的金属电极128，形成了射频三极管的电极，进一步地保证了器件可靠地工作。
下面结合图3至图15对本发明的制作方法进行进一步说明。
如图3所示，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108，其中，使用温度范围为900℃至1200℃的热氧化工艺形成氧化层106，厚度范围为0.05um至0.50um，以温度范围为600℃至900℃的化学气相淀积工艺在氧化层106上形成氮化硅层108，温度范围为0.1至0.50um。
如图4所示，通过光刻工艺和刻蚀工艺对氮化硅层108进行图形化处理，以形成图形化的氮化硅层108。
如图5所示，以图形化的氮化硅层108为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理外延层104，以形成场氧化层110，厚度范围为0.1um至2.0um。
如图6所示，使用热磷酸腐蚀掉氮化硅层108，使用氢氟酸腐蚀掉氧化层106。
如图7所示，使用氢氟酸腐蚀掉场氧化层110的鸟嘴区域。
如图8所示，在刻蚀所述场氧化层的衬底102上依次形成第一多晶硅层112和氮化硅介质层114，使用注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第一离子掺杂区116，厚度范围为0.1um至0.50um。
如图9所示，使用光刻和刻蚀工艺对氮化硅介质层114和第一多晶硅层112进行刻蚀。
如图10所示，使用P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第二离子掺杂区118。
如图11所示，在注入窗口中形成侧墙120。
如图12所示，在侧墙120和第二离子掺杂区118上方，以温度范围为500℃至800℃的化学气相淀积工艺形成第二多晶硅层122，厚度范围为0.1um至1.0um，注入的离子可以是磷离子，也可以是砷离子，N型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过离子注入掩蔽层形成第三离子掺杂区124。
如图13所示，在形成第三离子掺杂区124后，以温度范围为800℃至1200℃的退火工艺对第一离子掺杂区、第二离子掺杂区118和第三离子掺杂区124进行退火处理。
如图14所示，在形成第三离子掺杂层的衬底102上形成介质层126，分别在第一多晶硅层112和第二多晶硅层122的上方刻蚀形成接触孔。
如图15所示，通过金属溅射工艺形成连接接触孔的金属电极128。
根据本发明的实施例的射频三极管的结构，衬底102、外延层104、场氧化层110、第一多晶硅层112、氮化硅介质层114、第一离子掺杂区116、第二离子掺杂区118、侧墙120、第一多晶硅层122、第二离子掺杂区124、介质层以及金属电极128。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中减小场氧化层面积的技术问题，本发明提出了一种新的射频三极管的制备方案，通过在制备过程中对场氧化层进行指定厚度的刻蚀，减小了场氧化层的面积，从而提升了器件集成度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种射频三极管的制备方法，其特征在于，包括：
在衬底上依次形成外延层、氧化层和图形化的氮化硅层；
以所述图形化的氮化硅层为掩蔽，通过热氧化工艺处理所述外延层以形成场氧化层；
去除所述氮化硅层，以暴露出所述外延层的指定区域为止；
在刻蚀所述场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入；
在完成离子注入的第一多晶硅层上形成氮化硅介质层；
刻蚀所述第一多晶硅层和氮化硅介质层，以形成注入窗口；
在所述注入窗口下方的外延层中进行第二次P型离子注入，通过退火工艺在所述外延层中形成第一离子掺杂区和第二离子掺杂区；
在所述注入窗口中形成侧墙结构；
在所述侧墙结构和所述第二离子掺杂区上方形成第二多晶硅层；
对所述第二多晶硅层进行第三次N型离子注入，以形成第三离子掺杂区；
在形成所述第三离子掺杂区的衬底上形成金属电极，以完成所述射频三极管的制备。
2.根据权利要求1所述的射频三极管的制备方法，其特征在于，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体包括以下步骤：
以温度范围为900℃至1200℃的热氧化工艺在所述衬底上形成所述氧化层。
3.根据权利要求2所述的射频三极管的制备方法，其特征在于，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体还包括以下步骤：
以温度范围为600℃至900℃的化学气相淀积工艺在所述氧化层上形成所述氮化硅层；
通过光刻工艺和刻蚀工艺对所述氮化硅层进行图形化处理，以形成所述图形化的氮化硅层。
4.根据权利要求3所述的射频三极管的制备方法，其特征在于，以所述图形化的氮化硅层为掩蔽，通过热氧化工艺处理所述外延层以形成场氧化层，具体包括以下步骤：
以所述图形化的氮化硅层为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理所述外延层，以形成场氧化层。
5.根据权利要求4所述的射频三极管的制备方法，其特征在于，在刻蚀所述场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入，具体包括以下步骤：
第一次P型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV。
6.根据权利要求5所述的射频三极管的制备方法，其特征在于，在所述注入窗口下方的外延层中进行第二次P型离子注入，通过退火工艺在所述外延层中形成第一离子掺杂区和第二离子掺杂区，具体包括以下步骤：
第二次P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在所述注入窗口下方的外延层中形成所述第二离子掺杂区。
7.根据权利要求6所述的射频三极管的制备方法，其特征在于，在所述侧墙结构和所述第二离子掺杂区上方形成第二多晶硅层具体包括以下步骤：
在所述侧墙结构和所述第二离子掺杂区上方，以温度范围为500℃至800℃的化学气相淀积工艺形成所述第二多晶硅层。
8.根据权利要求7所述的射频三极管的制备方法，其特征在于，对所述第二多晶硅层进行第三次N型离子注入，以形成第三离子掺杂区，具体包括以下步骤：
第三次N型离子注入的的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过所述第三次N型离子注入和退火工艺形成所述第三离子掺杂区。
9.根据权利要求1至8中任一项所述的射频三极管的制备方法，其特征在于，在形成所述第三离子掺杂区的衬底上形成金属电极，以完成所述射频三极管的制备，具体包括以下步骤：
在形成所述第三离子掺杂层的衬底上形成介质层；
分别在所述第一多晶硅层和第二多晶硅层的上方刻蚀形成接触孔；
通过金属溅射工艺形成连接所述接触孔的金属电极。
10.一种射频三极管，其特征在于，采用如权利要求1至9中任一项所述的射频三极管的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610099883.5A CN107104049A (zh) | 2016-02-23 | 2016-02-23 | 射频三极管的制备方法和射频三极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610099883.5A CN107104049A (zh) | 2016-02-23 | 2016-02-23 | 射频三极管的制备方法和射频三极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107104049A true CN107104049A (zh) | 2017-08-29 |
Family
ID=59658391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610099883.5A Pending CN107104049A (zh) | 2016-02-23 | 2016-02-23 | 射频三极管的制备方法和射频三极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107104049A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133958A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 射频三极管及其制作方法 |
| CN115692197A (zh) * | 2022-12-30 | 2023-02-03 | 深圳市创芯微微电子有限公司 | 一种三极管及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256267A (ja) * | 1997-03-14 | 1998-09-25 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
| US20030230788A1 (en) * | 2002-06-14 | 2003-12-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| CN103915334A (zh) * | 2014-04-04 | 2014-07-09 | 中国电子科技集团公司第五十五研究所 | 高性能双层多晶硅双极型晶体管的制造方法 |
| CN105225952A (zh) * | 2014-06-10 | 2016-01-06 | 北大方正集团有限公司 | 一种vdmos器件的制作方法及vdmos器件 |
-
2016
- 2016-02-23 CN CN201610099883.5A patent/CN107104049A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256267A (ja) * | 1997-03-14 | 1998-09-25 | Sanyo Electric Co Ltd | 半導体集積回路装置 |
| US20030230788A1 (en) * | 2002-06-14 | 2003-12-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| CN103915334A (zh) * | 2014-04-04 | 2014-07-09 | 中国电子科技集团公司第五十五研究所 | 高性能双层多晶硅双极型晶体管的制造方法 |
| CN105225952A (zh) * | 2014-06-10 | 2016-01-06 | 北大方正集团有限公司 | 一种vdmos器件的制作方法及vdmos器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108133958A (zh) * | 2017-12-21 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 射频三极管及其制作方法 |
| CN115692197A (zh) * | 2022-12-30 | 2023-02-03 | 深圳市创芯微微电子有限公司 | 一种三极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070111415A1 (en) | High-voltage metal-oxide-semiconductor device and method of manufacturing the same | |
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20180102421A1 (en) | Semiconductor device structure with non planar slide wall | |
| EP3016144A1 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| CN104658913B (zh) | Nldmos的制造方法 | |
| CN107104049A (zh) | 射频三极管的制备方法和射频三极管 | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN107104041A (zh) | 射频三极管的制备方法和射频三极管 | |
| CN111128725A (zh) | 一种igbt器件制备方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN107104145B (zh) | 场效应晶体管的制备方法和场效应晶体管 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| CN104637811A (zh) | 晶体管制造方法和晶体管 | |
| CN104779273B (zh) | Cmos器件的栅极结构及其制造方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN104009037B (zh) | 半导体器件及其制造方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| JPH0370139A (ja) | 光学的記録再生方法 | |
| CN107393872B (zh) | 一种bcd工艺中寄生型npn三极管的制作方法 | |
| CN104332404B (zh) | Cmos工艺制造双极型晶体管的方法及双极型晶体管 | |
| CN104637810A (zh) | 晶体管发射区的制造方法 | |
| CN107644817A (zh) | 横向扩散金属氧化物半导体及其制备方法 | |
| KR100997679B1 (ko) | 바이폴라 트랜지스터와 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170829 |
|
| RJ01 | Rejection of invention patent application after publication |