CN104779273B - Cmos器件的栅极结构及其制造方法 - Google Patents

Cmos器件的栅极结构及其制造方法 Download PDF

Info

Publication number
CN104779273B
CN104779273B CN201510186017.5A CN201510186017A CN104779273B CN 104779273 B CN104779273 B CN 104779273B CN 201510186017 A CN201510186017 A CN 201510186017A CN 104779273 B CN104779273 B CN 104779273B
Authority
CN
China
Prior art keywords
silicon nitride
layer
polysilicon gate
gate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510186017.5A
Other languages
English (en)
Other versions
CN104779273A (zh
Inventor
陈瑜
罗啸
袁苑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510186017.5A priority Critical patent/CN104779273B/zh
Publication of CN104779273A publication Critical patent/CN104779273A/zh
Application granted granted Critical
Publication of CN104779273B publication Critical patent/CN104779273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种CMOS器件的栅极结构，包括叠加于半导体衬底表面的栅介质层和多晶硅栅，多晶硅栅的尺寸由形成于多晶硅栅顶部的第一氧化层栅极和第一氮化硅侧墙定义，第一氧化层栅极的尺寸由光刻定义，第一氮化硅侧墙采用淀积加全面刻蚀工艺形成于第一氧化层栅极的侧面；在多晶硅栅顶部形成有一个第一氧化层栅极被去除后由第一氮化硅侧墙围成的栅极窗口，在栅极窗口内的多晶硅栅表面形成有第一金属硅化物，通过第一氮化硅侧墙的宽度设置增加第一金属硅化物到多晶硅栅外部的接触孔的距离并使多晶硅栅和其外部的接触孔的距离减小。本发明还公开了一种CMOS器件的栅极结构的制造方法。本发明能在不改变器件工作电压的前提下缩小器件尺寸。

Description

CMOS器件的栅极结构及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种CMOS器件的栅极结构；本发明还涉及一种CMOS器件的栅极结构的制造方法。
背景技术
如图1所示，是现有CMOS器件的栅极结构示意图；在硅衬底101上形成有场氧化层102，场氧化层102用于定义出有源区，场氧化层102为浅沟槽场氧化层(STI)或局部场氧化层(LOCOS)，栅极结构由依次叠加于硅衬底101表面的栅介质层如栅氧化层和多晶硅栅103，在多晶硅栅103的侧面形成有侧墙105。在栅极结构两侧分别对称的形成有轻掺杂漏区(LDD)104和源漏注入区106，轻掺杂漏区104和多晶硅栅103的侧面自对准，源漏注入区106和侧墙105的侧面自对准。在多晶硅栅103的表面以及源漏注入区106的表面都形成有金属硅化物107，通过接触孔108分别引出源极、漏极和栅极，栅极通过所述接触孔108和底部多晶硅栅103接触，漏极通过所述接触孔108和底部作为漏区的源漏注入区106接触，漏极通过所述接触孔108和底部作为源区的源漏注入区106接触。
现有CMOS器件的横向最小尺寸即从源极接触孔到漏极接触孔的横向距离由以下几个参数决定：沟道长度即多晶硅栅极103宽度+2倍接触孔108到多晶硅栅极103的距离+接触孔尺寸。为了防止源漏极与栅极短路，多晶硅栅103与接触孔108间要保持一定距离。
发明内容
本发明所要解决的技术问题是提供一种CMOS器件的栅极结构，能在不改变器件工作电压的前提下缩小器件尺寸。为此，本发明还提供一种CMOS器件的栅极结构的制造方法。
为解决上述技术问题，本发明提供的CMOS器件的栅极结构包括叠加于半导体衬底表面的栅介质层和多晶硅栅，所述多晶硅栅的尺寸由形成于所述多晶硅栅顶部的第一氧化层栅极和第一氮化硅侧墙定义，所述第一氧化层栅极的尺寸大小由光刻刻蚀工艺定义，所述第一氮化硅侧墙采用淀积加全面刻蚀工艺形成于所述第一氧化层栅极的侧面；所述第一氮化硅侧墙使所述多晶硅栅的宽度比所述第一氧化层栅极的宽度大两个所述第一氮化硅侧墙的宽度。
在所述多晶硅栅顶部形成有一个所述第一氧化层栅极被去除后由所述第一氮化硅侧墙围成的栅极窗口，在所述栅极窗口内的所述多晶硅栅表面形成有第一金属硅化物，通过所述第一氮化硅侧墙的宽度设置增加所述第一金属硅化物到所述多晶硅栅外部的接触孔的距离并使所述多晶硅栅和其外部的所述接触孔的距离减小。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述多晶硅栅外部的接触孔为源漏区的接触孔，所述源漏区形成于所述多晶硅栅的两侧。
进一步的改进是，在所述多晶硅栅的侧面还形成有第二氮化硅侧墙。
进一步的改进是，所述源漏区包括轻掺杂漏区和重掺杂源漏注入区，所述轻掺杂漏区和所述多晶硅栅侧面自对准，所述重掺杂源漏注入区和所述第二氮化硅侧墙侧面自对准。
进一步的改进是，在所述第二氮化硅侧墙侧面还形成有第三氮化硅侧墙，所述第三氮化硅侧墙还延伸到所述源漏区表面，在形成所述第一金属硅化物时所述第三氮化硅侧墙作为所述源漏区表面的金属硅化物阻挡层，所述源漏区的接触孔穿过所述第三氮化硅侧墙和所述源漏区接触。
进一步的改进是，所述半导体衬底表面形成有场氧化层，所述场氧化层隔离出有源区。
进一步的改进是，所述场氧化层为局部场氧化层或浅沟槽隔离场氧化层。
为解决上述技术问题，本发明提供的CMOS器件的栅极结构的制造方法包括如下步骤：
步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和第一氧化层。
步骤二、采用光刻刻蚀工艺对所述第一氧化层进行刻蚀形成第一氧化层栅极。
步骤三、淀积形成第一氮化硅层，对所述第一氮化硅层进行全面刻蚀在所述第一氧化层栅极的侧面形成第一氮化硅侧墙。
步骤四、以所述第一氧化层栅极和所述第一氮化硅侧墙为掩膜，对所述第一多晶硅层进行刻蚀形成多晶硅栅，所述第一氮化硅侧墙使所述多晶硅栅的宽度比所述第一氧化层栅极的宽度大两个所述第一氮化硅侧墙的宽度。
步骤五、去除所述第一氧化层栅极并形成由所述第一氮化硅侧墙围成的栅极窗口；
步骤六、在所述栅极窗口内的所述多晶硅栅表面形成第一金属硅化物，通过所述第一氮化硅侧墙的宽度设置增加所述第一金属硅化物到所述多晶硅栅外部的接触孔的距离并使所述多晶硅栅和其外部的所述接触孔的距离减小。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述栅介质层为栅氧化层。
进一步的改进是，所述多晶硅栅外部的接触孔为源漏区的接触孔，所述源漏区形成于所述多晶硅栅的两侧。
进一步的改进是，在所述多晶硅栅的侧面还形成有第二氮化硅侧墙，形成所述第二氮化硅侧墙的步骤为：
在步骤四形成所述多晶硅栅后，淀积形成第二氮化硅层，对所述第二氮化硅层进行全面刻蚀在所述所述多晶硅栅的侧面形成所述第二氮化硅侧墙。
进一步的改进是，所述源漏区包括轻掺杂漏区和重掺杂源漏注入区，所述轻掺杂漏区和所述多晶硅栅侧面自对准，所述重掺杂源漏注入区和所述第二氮化硅侧墙侧面自对准，形成所述轻掺杂漏区和所述重掺杂源漏注入区的步骤包括：
在形成所述多晶硅栅后、淀积形成所述第二氮化硅层前，采用轻掺杂漏注入形成所述轻掺杂漏区。
在形成所述第二氮化硅侧墙之后，采用重掺杂源漏注入形成所述重掺杂源漏注入区。
进一步的改进是，在所述第二氮化硅侧墙侧面还形成有第三氮化硅侧墙，所述第三氮化硅侧墙还延伸到所述源漏区表面，在形成所述第一金属硅化物时所述第三氮化硅侧墙作为所述源漏区表面的金属硅化物阻挡层，所述源漏区的接触孔穿过所述第三氮化硅侧墙和所述源漏区接触，形成所述第三氮化硅侧墙的步骤为：
在形成所述第二氮化硅侧墙之后，形成所述重掺杂源漏注入区之前，淀积形成第三氮化硅层，之后采用重掺杂源漏注入形成所述重掺杂源漏注入区。
利用旋涂法在所述半导体衬底表面形成腐蚀速率比氮化硅快的第四薄膜层，所述第四薄膜层的厚度大于位于所述第一氧化层栅极的顶部所述第三氮化硅层和所述多晶硅栅外的所述第三氮化硅层间的台阶。
对所述第四薄膜层进行回刻使所述第一氧化层栅极的顶部所述第三氮化硅层暴露出来，所述多晶硅栅外的所述第三氮化硅层被所述第四薄膜层覆盖。
采用刻蚀工艺去除所述第一氧化层栅极的顶部所述第三氮化硅层。
去除所述多晶硅栅外的所述第四薄膜层。
进一步的改进是，所述第四薄膜层包括氧化硅，有机物薄膜。
进一步的改进是，所述有机物薄膜为光刻胶。
进一步的改进是，在形成所述栅介质层前，所述半导体衬底表面形成有场氧化层，所述场氧化层隔离出有源区。
进一步的改进是，所述场氧化层为局部场氧化层，采用局部场氧化工艺形成；或者，所述场氧化层为浅沟槽隔离场氧化层，采用浅沟槽隔离工艺形成。
本发明通过采用形成于多晶硅栅顶部的第一氧化层栅极和形成于第一氧化层栅极侧面的第一氮化硅侧墙定义多晶硅栅的尺寸，在第一氧化层栅极去除后形成一栅极窗口并在栅极窗口内的多晶硅栅表面形成第一金属硅化物，由于第一金属硅化物和多晶硅栅的外侧面相隔有一个第一氮化硅侧墙的宽度，第一金属硅化物到多晶硅栅一侧外部的接触孔的距离要比多晶硅栅的侧面到对应的接触孔的距离要大一个第一氮化硅侧墙的宽度；为了防止源漏极与栅极的短路，本发明仅需使第一金属硅化物到多晶硅栅外部的接触孔的距离满足要求即可，相对于现有技术，本发明能使多晶硅栅和其外部的接触孔的距离减小，从而能缩小器件尺寸；同时由于器件的其它工艺条件，如多晶硅栅尺寸，源漏区掺杂条件和现有技术相比能改变，所以能使器件的工作电压不改变，能实现在不改变器件工作电压的前提下缩小器件尺寸。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有CMOS器件的栅极结构示意图；
图2是本发明实施例CMOS器件的栅极结构示意图；
图3A-图3O是本发明实施例CMOS器件的栅极结构的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例CMOS器件的栅极结构示意图；本发明实施例CMOS器件的栅极结构包括：
半导体衬底1如硅衬底1，在所述半导体衬底1表面形成有场氧化层2，所述场氧化层2隔离出有源区。所述场氧化层2为局部场氧化层或浅沟槽隔离场氧化层。
叠加于半导体衬底1表面的栅介质层(未示出)和多晶硅栅3。较佳为，所述栅介质层为栅氧化层。
所述多晶硅栅3的尺寸由形成于所述多晶硅栅3顶部的第一氧化层栅极4和第一氮化硅侧墙5定义，所述第一氧化层栅极4的尺寸大小由光刻刻蚀工艺定义，所述第一氮化硅侧墙5采用淀积加全面刻蚀工艺形成于所述第一氧化层栅极4的侧面；所述第一氮化硅侧墙5使所述多晶硅栅3的宽度比所述第一氧化层栅极4的宽度大两个所述第一氮化硅侧墙5的宽度。
在所述多晶硅栅3顶部形成有一个所述第一氧化层栅极4被去除后由所述第一氮化硅侧墙5围成的栅极窗口4a，在所述栅极窗口4a内的所述多晶硅栅3表面形成有第一金属硅化物10，通过所述第一氮化硅侧墙5的宽度设置增加所述第一金属硅化物10到所述多晶硅栅3外部的接触孔11的距离并使所述多晶硅栅3和其外部的所述接触孔11的距离减小。
所述多晶硅栅3外部的接触孔11为源漏区的接触孔11，所述源漏区形成于所述多晶硅栅3的两侧。
在所述多晶硅栅3的侧面还形成有第二氮化硅侧墙7。
所述源漏区包括轻掺杂漏区6和重掺杂源漏注入区9，所述轻掺杂漏区6和所述多晶硅栅3侧面自对准，所述重掺杂源漏注入区9和所述第二氮化硅侧墙7侧面自对准。
在所述第二氮化硅侧墙7侧面还形成有第三氮化硅侧墙8，所述第三氮化硅侧墙8还延伸到所述源漏区表面，在形成所述第一金属硅化物10时所述第三氮化硅侧墙8作为所述源漏区表面的金属硅化物阻挡层，所述源漏区的接触孔11穿过所述第三氮化硅侧墙8和所述源漏区接触。
如图3A至图3O所示，是本发明实施例CMOS器件的栅极结构的制造方法的各步骤中的器件结构示意图，本发明实施例CMOS器件的栅极结构的制造方法包括如下步骤：
步骤一、如图3A所示，在半导体衬底1表面形成场氧化层2，所述场氧化层2隔离出有源区。
在半导体衬底1表面依次形成栅介质层、第一多晶硅层3和第一氧化层4。
较佳为，所述半导体衬底1为硅衬底。所述栅介质层为栅氧化层。所述场氧化层2为局部场氧化层，采用局部场氧化工艺形成；或者，所述场氧化层2为浅沟槽隔离场氧化层，采用浅沟槽隔离工艺形成。
步骤二、如图3B所示，采用光刻刻蚀工艺对所述第一氧化层4进行刻蚀形成第一氧化层栅极4，其中刻蚀工艺采用二氧化硅等离子体刻蚀工艺。
步骤三、如图3C所示，采用化学气相淀积工艺形成第一氮化硅层5。
如图3D所示，利用氮化硅等离子体刻蚀工艺对所述第一氮化硅层5进行全面刻蚀在所述第一氧化层栅极4的侧面形成第一氮化硅侧墙5。
步骤四、如图3E所示，以所述第一氧化层栅极4和所述第一氮化硅侧墙5为掩膜，利用硅等离子体刻蚀工艺对所述第一多晶硅层3进行刻蚀形成多晶硅栅3，所述第一氮化硅侧墙5使所述多晶硅栅3的宽度比所述第一氧化层栅极4的宽度大两个所述第一氮化硅侧墙5的宽度。
如图3F所示，采用轻掺杂漏注入形成所述轻掺杂漏区6，所述轻掺杂漏区6和所述多晶硅栅3侧面自对准。
如图3G所示，利用化学气相淀积工艺淀积形成第二氮化硅层7。
如图3H所示，利用氮化硅等离子体刻蚀工艺对所述第二氮化硅层7进行全面刻蚀在所述所述多晶硅栅3的侧面形成所述第二氮化硅侧墙7。
如图3I所示，利用化学气相淀积工艺淀积形成第三氮化硅层8。
如图3J所示，采用重掺杂源漏注入形成所述重掺杂源漏注入区9，，所述重掺杂源漏注入区9和所述第二氮化硅侧墙7侧面的所述氮化硅层8对准。
如图3K所示，利用旋涂法在所述半导体衬底1表面形成腐蚀速率比氮化硅快的第四薄膜层12，所述第四薄膜层12的厚度大于位于所述第一氧化层栅极4的顶部所述第三氮化硅层8和所述多晶硅栅3外的所述第三氮化硅层8间的台阶。
较佳为，所述第四薄膜层12包括氧化硅，有机物薄膜如光刻胶。
如图3L所示，利用等离子体刻蚀回刻工艺对所述第四薄膜层12进行回刻使所述第一氧化层栅极4的顶部所述第三氮化硅层8暴露出来，所述多晶硅栅3外的所述第三氮化硅层8被所述第四薄膜层12覆盖。
如图3M所示，采用氮化硅等离子体刻蚀工艺去除所述第一氧化层栅极4的顶部所述第三氮化硅层8。之后，去除所述多晶硅栅3外的所述第四薄膜层12。
步骤五、如图3N所示，利用氢氟酸溶液腐蚀工艺去除所述第一氧化层栅极4并形成由所述第一氮化硅侧墙5围成的栅极窗口4a。
步骤六、如图3O所示，在所述栅极窗口4a内的所述多晶硅栅3表面形成第一金属硅化物10，通过所述第一氮化硅侧墙5的宽度设置增加所述第一金属硅化物10到所述多晶硅栅3外部的接触孔11的距离并使所述多晶硅栅3和其外部的所述接触孔11的距离减小。
如图2所示，形成接触孔11，所述源漏区的接触孔11穿过所述第三氮化硅侧墙8和所述源漏区接触。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (12)

1.一种CMOS器件的栅极结构，其特征在于：包括叠加于半导体衬底表面的栅介质层和多晶硅栅，所述多晶硅栅的尺寸由形成于所述多晶硅栅顶部的第一氧化层栅极和第一氮化硅侧墙定义，所述第一氧化层栅极的尺寸大小由光刻刻蚀工艺定义，所述第一氮化硅侧墙采用淀积加全面刻蚀工艺形成于所述第一氧化层栅极的侧面；所述第一氮化硅侧墙使所述多晶硅栅的宽度比所述第一氧化层栅极的宽度大两个所述第一氮化硅侧墙的宽度；
在所述多晶硅栅顶部形成有一个所述第一氧化层栅极被去除后由所述第一氮化硅侧墙围成的栅极窗口，在所述栅极窗口内的所述多晶硅栅表面形成有第一金属硅化物，通过所述第一氮化硅侧墙的宽度设置增加所述第一金属硅化物到所述多晶硅栅外部的接触孔的距离并使所述多晶硅栅和其外部的所述接触孔的距离减小；
所述多晶硅栅外部的接触孔为源漏区的接触孔，所述源漏区形成于所述多晶硅栅的两侧；
在所述多晶硅栅的侧面还形成有第二氮化硅侧墙；
所述源漏区包括轻掺杂漏区和重掺杂源漏注入区，所述轻掺杂漏区和所述多晶硅栅侧面自对准，所述重掺杂源漏注入区和所述第二氮化硅侧墙侧面自对准；
在所述第二氮化硅侧墙侧面还形成有第三氮化硅侧墙，所述第三氮化硅侧墙还延伸到所述源漏区表面，在形成所述第一金属硅化物时所述第三氮化硅侧墙作为所述源漏区表面的金属硅化物阻挡层，所述源漏区的接触孔穿过所述第三氮化硅侧墙和所述源漏区接触。
2.如权利要求1所述的CMOS器件的栅极结构，其特征在于：所述半导体衬底为硅衬底。
3.如权利要求1所述的CMOS器件的栅极结构，其特征在于：所述栅介质层为栅氧化层。
4.如权利要求2所述的CMOS器件的栅极结构，其特征在于：所述半导体衬底表面形成有场氧化层，所述场氧化层隔离出有源区。
5.如权利要求4所述的CMOS器件的栅极结构，其特征在于：所述场氧化层为局部场氧化层或浅沟槽隔离场氧化层。
6.一种CMOS器件的栅极结构的制造方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和第一氧化层；
步骤二、采用光刻刻蚀工艺对所述第一氧化层进行刻蚀形成第一氧化层栅极；
步骤三、淀积形成第一氮化硅层，对所述第一氮化硅层进行全面刻蚀在所述第一氧化层栅极的侧面形成第一氮化硅侧墙；
步骤四、以所述第一氧化层栅极和所述第一氮化硅侧墙为掩膜，对所述第一多晶硅层进行刻蚀形成多晶硅栅，所述第一氮化硅侧墙使所述多晶硅栅的宽度比所述第一氧化层栅极的宽度大两个所述第一氮化硅侧墙的宽度；
采用轻掺杂漏注入形成轻掺杂漏区，所述轻掺杂漏区和所述多晶硅栅侧面自对准；
淀积形成第二氮化硅层，对所述第二氮化硅层进行全面刻蚀在所述所述多晶硅栅的侧面形成所述第二氮化硅侧墙；
淀积形成第三氮化硅层，之后采用重掺杂源漏注入形成所述重掺杂源漏注入区；所述重掺杂源漏注入区和所述第二氮化硅侧墙侧面的所述第三氮化硅层自对准；由所述轻掺杂漏区和所述重掺杂源漏注入区组成源漏区；
利用旋涂法在所述半导体衬底表面形成腐蚀速率比氮化硅快的第四薄膜层，所述第四薄膜层的厚度大于位于所述第一氧化层栅极的顶部所述第三氮化硅层和所述多晶硅栅外的所述第三氮化硅层间的台阶；
对所述第四薄膜层进行回刻使所述第一氧化层栅极的顶部所述第三氮化硅层暴露出来，所述多晶硅栅外的所述第三氮化硅层被所述第四薄膜层覆盖；
采用刻蚀工艺去除所述第一氧化层栅极的顶部所述第三氮化硅层；刻蚀后剩余的所述第三氮化硅层位于所述多晶硅栅的侧面并组成第三氮化硅侧墙，所述第三氮化硅侧墙还延伸到所述源漏区表面；
去除所述多晶硅栅外的所述第四薄膜层；
步骤五、去除所述第一氧化层栅极并形成由所述第一氮化硅侧墙围成的栅极窗口；
步骤六、在所述栅极窗口内的所述多晶硅栅表面形成第一金属硅化物，通过所述第一氮化硅侧墙的宽度设置增加所述第一金属硅化物到所述多晶硅栅外部的源漏区的接触孔的距离并使所述多晶硅栅和其外部的所述接触孔的距离减小；
在形成所述第一金属硅化物时所述第三氮化硅侧墙作为所述源漏区表面的金属 硅化物阻挡层，所述源漏区的接触孔穿过所述第三氮化硅侧墙和所述源漏区接触。
7.如权利要求6所述的CMOS器件的栅极结构的制造方法，其特征在于：所述半导体衬底为硅衬底。
8.如权利要求6所述的CMOS器件的栅极结构的制造方法，其特征在于：所述栅介质层为栅氧化层。
9.如权利要求6所述的CMOS器件的栅极结构的制造方法，其特征在于：所述第四薄膜层包括氧化硅，有机物薄膜。
10.如权利要求9的CMOS器件的栅极结构的制造方法，其特征在于：所述有机物薄膜为光刻胶。
11.如权利要求7所述的CMOS器件的栅极结构的制造方法，其特征在于：在形成所述栅介质层前，所述半导体衬底表面形成有场氧化层，所述场氧化层隔离出有源区。
12.如权利要求11所述的CMOS器件的栅极结构的制造方法，其特征在于：所述场氧化层为局部场氧化层，采用局部场氧化工艺形成；或者，所述场氧化层为浅沟槽隔离场氧化层，采用浅沟槽隔离工艺形成。
CN201510186017.5A 2015-04-17 2015-04-17 Cmos器件的栅极结构及其制造方法 Active CN104779273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510186017.5A CN104779273B (zh) 2015-04-17 2015-04-17 Cmos器件的栅极结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510186017.5A CN104779273B (zh) 2015-04-17 2015-04-17 Cmos器件的栅极结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104779273A CN104779273A (zh) 2015-07-15
CN104779273B true CN104779273B (zh) 2018-02-06

Family

ID=53620643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510186017.5A Active CN104779273B (zh) 2015-04-17 2015-04-17 Cmos器件的栅极结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104779273B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336087B (zh) * 2018-01-23 2020-09-01 上海华力微电子有限公司 闪存及其制造方法
CN111081764A (zh) * 2019-12-30 2020-04-28 深圳第三代半导体研究院 一种具有嵌入式源漏的晶体管及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206878B1 (ko) * 1995-12-29 1999-07-01 구본준 반도체소자 제조방법
US6821855B2 (en) * 2002-08-29 2004-11-23 Micron Technology, Inc. Reverse metal process for creating a metal silicide transistor gate structure
CN103594368B (zh) * 2012-08-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104779273A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
US7541244B2 (en) Semiconductor device having a trench gate and method of fabricating the same
KR102057340B1 (ko) 반도체 소자 및 그 제조방법
US6855581B2 (en) Method for fabricating a high-voltage high-power integrated circuit device
US20020031890A1 (en) Semiconductor device of STI structure and method of fabricating MOS transistors having consistent threshold voltages
KR20090017045A (ko) 수직 실린더형 트랜지스터의 제조방법 및 이에 의해 제조된수직 실린더형 트랜지스터
JP5822326B1 (ja) 半導体装置の製造方法、及び、半導体装置
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
CN104779273B (zh) Cmos器件的栅极结构及其制造方法
US20090096023A1 (en) Method for manufacturing semiconductor device
JP2012015345A (ja) 半導体装置
US20230335641A1 (en) Integrated Structure of MOS Transistors Having Different Working Voltages and Method for Manufacturing Same
CN102117773B (zh) 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN105336703B (zh) 一种半导体器件的制作方法
CN101916783A (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
KR20060134500A (ko) 소자 분리막과 그 제조 방법, 이를 갖는 반도체 장치 및 그제조 방법
KR100948298B1 (ko) 반도체 소자 및 그의 제조 방법
KR100781548B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
CN111477590B (zh) 栅极制作方法
CN106960817A (zh) 一种半导体器件以及制备方法、电子装置
KR20080029266A (ko) 반도체 소자의 제조방법
KR950007396B1 (ko) 수직모스 트랜지스터 제조방법
KR100792404B1 (ko) 반도체 소자의 제조 방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
US6787426B2 (en) Method for forming word line of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant