CN101916783A - 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 - Google Patents

Abstract

本发明属于半导体功率器件技术领域，具体公开了一种凹陷沟道的横向和纵向扩散型场效应晶体管。本发明采用凹陷沟道和纵向扩散工艺，大大减小了器件尺寸，抑制了短沟道效应，并且在抑制漏致源端势垒降低的同时，也减小了器件结构中栅漏的寄生电容，提高了器件的响应频率，即在提高芯片集成度的同时增强了器件的响应频率。本发明还公开了该凹陷沟道的横向和纵向扩散型场效应晶体管的制造方法。

Description

一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法

技术领域

本发明属于半导体功率器件技术领域，具体涉及一种半导体场效应晶体管及其制造方法，特别涉及一种凹陷沟道的横向和纵向扩散型场效应晶体管（U-LDVMOS)及其制造方法。

背景技术

随着微电子技术的不断发展，功率MOS晶体管以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。功率器件目前主要有沟槽型MOS晶体管（UMOSFET）、横向双扩散金属氧化物半导体（LDMOS）和绝缘栅双极型晶体管(IGBT)等。

图1a为现有技术的一种LDMOS结构，该LDMOS包括p型衬底区101、n型外延层102 、n型漂移区103、p型掺杂阱104。n型源区106和n型漏区107分别形成于p型掺杂阱104和n型漂移区103之中。高掺杂浓度的p型掺杂区105将p型掺杂阱104引出到半导体衬底顶部。栅氧化层108和多晶硅栅极109形成于n型漂移区103之上且位于源区106和漏区107之间。与传统的晶体管相比，LDMOS具有更加优越的热稳定性、频率稳定性、更高的增益、更低的噪音和更低的反馈电容等特性。但是，LDMOS是采用双扩散工艺制备而成，具有共平面的源极和漏极区域，因此占用芯片面积大。

UMOSFET的栅极结构不是与衬底表面平行，而是构建在垂直于衬底表面的沟道里，因此沟道占用的空间减小。图1b为现有技术的一种UMOSFET的简化结构，该UMOSFET包括n型漏区201、n型外延层202。源区205、206分别形成在p型掺杂阱203、204中。栅氧化层207为SiO₂或者其为它绝缘介质，多晶硅栅极208形成于栅氧化层207之上。UMOSFET由于采用了垂直的沟道结构，沟道的侧壁可以制作栅极，其所占用面积比平面扩散型MOS晶体管小，可以进一步提高器件的面积，并有效减少导通电阻、降低驱动电压。但是，由于UMOSFET的栅极和漏极的重合面积比较大，导致栅极的寄生电容增大，这使得UMOSFET在导通、关闭时的功耗上升，难于满足器件缩微的需求，并且影响器件的响应频率。

发明内容

本发明的目的在于提出一种新型的半导体功率器件及其制备方法，该功率器件在缩小器件尺寸的同时，也可以减小栅极的寄生电容，提高器件的响应频率。

本发明提出的半导体功率器件，是一种凹陷沟道的横向和纵向扩散型场效应晶体管。该场效应晶体管结构组成包括：

一个具有第一种掺杂类型的半导体衬底；

位于所述半导体衬底底部的具有第二种掺杂类型的漏区；

位于所述半导体衬底内的凹槽结构；

覆盖在所述凹槽之内的栅区；

位于所述半导体衬底内所述栅区一侧的具有第二种掺杂类型的源区；

位于所述源区之上的具有第一种掺杂类型的掺杂区；

位于所述半导体衬底内所述栅区的非源区侧形成的具有第二种掺杂类型的漂移区，所述漂移区穿过衬底与漏区相连接。

进一步地，所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层；所述的导电层为多晶硅、钨金属、氮化钛、氮化钽或者为金属硅化物；所述的绝缘层为二氧化硅、氮化硅、氮氧化硅或者为高介电常数的绝缘材料。

更进一步地，所述的第一种掺杂类型为n型掺杂，第二种掺杂类型为p型掺杂；或者，所述的第一种掺杂类型为p型掺杂，第二种掺杂类型为n型掺杂。

本发明所提出的凹陷沟道的横向和纵向扩散型场效应晶体管，采用了凹陷沟道和纵向扩散工艺，大大减小了器件尺寸，抑制了短沟道效应，并且在抑制漏致源端势垒降低的同时，也减小了器件结构中栅漏的寄生电容，从而降低了开关功耗，提高了器件的响应频率，也就是在提高芯片集成度的同时增强了器件的响应频率。

同时，本发明还提出了上述凹陷沟道的横向和纵向扩散型场效应晶体管的制造方法，具体步骤包括：

提供一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底内形成具有第一种掺杂类型的高浓度掺杂区；

在所述半导体衬底上形成第一层绝缘薄膜；

淀积第一层光刻胶；

掩膜、曝光、刻蚀所述第一层绝缘薄膜暴露出硅衬底；

刻蚀硅衬底以去除部分所述具有第一种掺杂类型的高浓度掺杂区；

剥除第一层光刻胶；

形成第二层绝缘薄膜；

形成第三层绝缘薄膜；

刻蚀所述第三层绝缘薄膜形成侧墙；

刻蚀所述第二层绝缘薄膜；

在所述半导体衬底内形成具有第二种掺杂类型的高浓度掺杂区，并且该掺杂区在水平方向上延伸至剩余的所述具有第一种掺杂类型的高浓度掺杂区下方；

沿着所形成的侧墙继续刻蚀硅衬底以去除部分所述具有第二种掺杂类型的高浓度掺杂区，在该步刻蚀中，保留由所述具有第二种掺杂类型的高浓度掺杂区扩散形成的具有第二种掺杂类型的低浓度扩散区；

形成第四层绝缘薄膜；

剥除剩余的所述第三层、第二层绝缘薄膜；

沿着所述的第一层、第四层绝缘薄膜，使用各向异性的刻蚀技术刻蚀暴露出的半导体衬底；

使用各向同性的刻蚀技术继续刻蚀暴露出的半导体衬底，形成器件的凹槽结构；

用稀释的氢氟酸清洗所述凹槽的表面；

形成第五层绝缘薄膜；

形成第一层导电薄膜；

淀积第二层光刻胶；

掩膜、曝光、刻蚀形成器件的栅极结构；

剥除第二层光刻胶；

淀积第三层光刻胶；

掩膜、曝光、刻蚀所述第四层绝缘薄膜暴露出硅衬底；

继续刻蚀硅衬底形成一个深沟槽；

形成具有二种掺杂类型的低浓度掺杂区，该低浓度掺杂区与所述具有第二种掺杂类型的低浓度扩散区相连接，并作为器件中的一个漂移区；

剥除第三层光刻胶；

剥除所述的第一层、第四层绝缘薄膜；

形成第六层绝缘薄膜，并刻蚀所述第六层绝缘薄膜形成接触孔；

形成第二层导电薄膜，并刻蚀所述第二层导电薄膜形成电极；

形成具有第二种掺杂类型的漏区，所述漏区与所述漂移区相连接；

形成第七层绝缘薄膜，并刻蚀所述第七层绝缘薄膜形成接触孔；

形成第三层导电薄膜，并刻蚀所述第三层导电薄膜形成电极。

进一步地，所述的半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅（SOI）。所述的第一层、第三层、第四层、第六层、第七层绝缘薄膜为二氧化硅、氮化硅或者为它们之间相混合的绝缘材料。所述的第二层、第五层绝缘薄膜为二氧化硅、氮化硅、氮氧化硅或者为高介电常数的绝缘材料。所述的第一层导电薄膜为多晶硅、钨金属、氮化钛、氮化钽或者为金属硅化物。所述的第二层、第三层导电薄膜为金属、合金或者为掺杂的多晶硅。

附图说明

图1a为现有技术的一种LDMOS结构的截面图。

图1b为现有技术的一种UMOSFET结构的截面图。

图2为本发明提供的一种凹陷沟道的横向和纵向扩散型场效应晶体管的一个实施例的截面图。

图3a至图3j为本发明提供的一种凹陷沟道的横向和纵向扩散型场效应晶体管的一个实施例的工艺流程图。

具体实施方式

下面将参照附图对本发明的示例性实施方式作详细说明。在图中，为了方便说明，放大了层和区域的厚度，所示大小并不代表实际尺寸。参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。同时在下面的描述中，所使用的术语晶片和衬底可以理解为包括正在工艺加工中的半导体晶片，可能包括在其上所制备的其它薄膜层。

图2为本发明所公开的一种凹陷沟道的横向和纵向扩散型场效应晶体管（U-LDVMOS）的一个实施例，它是沿该器件沟道长度方向的截面图。该器件包括一个p型衬底区301、高掺杂浓度的p型掺杂区302、n型源区303、n型漏区304、n型飘移区305和一个栅区。器件的沟道区域320凹陷在衬底301之内，栅介质层306覆盖在整个沟道区域之上，多晶硅栅极307位于栅介质层306之上并填充满整个凹槽。导体层309、310、311为金属、合金或者为掺杂的多晶硅，它们为分别为该器件的源极电极、栅极电极、漏极电极。绝缘层308是该器件的钝化层，它们将所述器件与其它器件隔开，并对所述器件保护不受外界环境的影响。

与图1a所示的LDMOS相比，图2所示的U-LDVMOS采用了纵向的n型漂移区和凹陷沟道结构，可以减小器件的尺寸，增加器件的沟道长度，从而抑制漏致源端势垒降低（DIBL）效应。与图1b所示的UMOSFET相比，图2所示U-LDVMOS的栅极和漏极的重合面积明显减小，因此减小了栅极的寄生电容Cgd。

图2所示的U-LDVMOS可以通过很多方法制造。以下所叙述的是本发明所公开的一种U-LDVMOS的制造方法的一个实施例。

尽管这些图并不是完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。

首先，提供一个轻掺杂p型的半导体衬底400，然后进行p型离子注入形成高浓度的p型掺杂区401，如图3a所示。

接下来，通过干氧氧化在衬底400表面生长氧化层402，然后掩膜、曝光、刻蚀氧化层402，并刻蚀衬底400以去除部分p型掺杂区402，剥除光刻胶后，淀积一层高介电常数（高k）材料层403，如图3b所示。

接下来，淀积一层氮化硅材料，并刻蚀氮化硅层形成氮化硅侧墙404，如图3c所示。

氮化硅侧墙404形成后，刻蚀部分高k材料层403，然后通过扩散工艺或者离子注入工艺形成高浓度的n型掺杂区405，n型掺杂区405在水平方向上延伸至剩余的p型掺杂区401下方，如图3d所示，n型掺杂区405的掺杂离子比如为磷。

接下来，沿着氮化硅侧墙404，刻蚀衬底400，去除部分高掺杂浓度的n型掺杂区405。在该步刻蚀中，由高掺杂浓度的n型掺杂区405扩散形成的低掺杂浓度的n型掺杂区406不会被刻蚀掉。然后在刻蚀后的衬底表面氧化生长氧化层407，如图3e所示。

接下来，刻蚀掉氮化硅侧墙404和高k材料层403，并沿着氧化层402和氧化层407，使用各向异性的刻蚀技术刻蚀暴露出的半导体衬底，然后使用使用各向同性的刻蚀技术继续刻蚀所述的暴露出的半导体衬底，形成器件的凹槽结构408a，如图3f所示。此时，剩余的高掺杂浓度的n型掺杂区405作为该器件的源区。

刻蚀形成凹槽408a后，使用稀释的氢氟酸清洗凹槽表面，使得凹槽表面更加平坦。

接下来，依次淀积一层高k材料层和一层多晶硅，然后掩膜、曝光、刻蚀形成器件的多晶硅栅极410以及栅介质层409，剥除光刻胶后如图3g所示。

接下来，再次掩膜、曝光、刻蚀氧化层407暴露出硅衬底，并刻蚀硅衬底形成深沟槽408b，然后进行n型离子注入形成轻掺杂浓度的n型掺杂区，该n型掺杂区与之前形成的n型掺杂区406相连接，并一起作为该器件的一个漂移区，该漂移区在图中以411示出，如图3h所示。

接下来，剥除氧化层402与氧化层407，然后淀积一层绝缘薄膜412，比如为二氧化硅或氮化硅，接着刻蚀绝缘薄膜412形成接触孔，然后淀积一层金属并刻蚀形成源极电极413和栅极电极412，如图3i所示。

接下来，进行离子注入形成器件的n型漏区415，漏区415与n型漂移区411相连接。接着淀积绝缘薄膜416，比如为二氧化硅，然后刻蚀绝缘薄膜416形成接触孔，最后淀积一层金属并刻蚀形成漏极电极417，如图3j所示。

这样，如图2所示的凹陷沟道的横向和纵向扩散型场效应晶体管就形成了。

如上所述，在不偏离本发明精神和范围的情况下，还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实例。

Claims (10)

1.一种凹陷沟道的横向和纵向扩散型场效应晶体管，其特征在于包括：

一个具有第一种掺杂类型的半导体衬底；

位于所述半导体衬底底部的具有第二种掺杂类型的漏区；

位于所述半导体衬底内的凹槽结构；

覆盖在所述凹槽之内的栅区；

位于所述半导体衬底内所述栅区的一侧的具有第二种掺杂类型的源区；

位于所述源区之上的具有第一种掺杂类型的掺杂区；

位于所述半导体衬底内所述栅区的非源区侧形成的具有第二种掺杂类型的漂移区；所述漂移区穿过衬底与漏区相连接。

2.如权利要求1所述的场效应晶体管，其特征在于，所述的栅区包括至少一个导电层和一个将所述导电层与所述半导体衬底隔离的绝缘层。

3.如权利要求2所述的场效应晶体管，其特征在于，所述的导电层材料为多晶硅、钨金属、氮化钛或氮化钽，或者为金属硅化物。

4.如权利要求2所述的场效应晶体管，其特征在于，所述的绝缘层材料为二氧化硅、氮化硅、氮氧化硅或者为高介电常数的绝缘材料。

5.一种如权利要求1所述的场效应晶体管的制造方法，其特征在于具体步骤包括：

提供一个具有第一种掺杂类型的半导体衬底；

在所述半导体衬底内形成具有第一种掺杂类型的高浓度掺杂区；

在所述半导体衬底上形成第一层绝缘薄膜；

掩膜、曝光、刻蚀所述第一层绝缘薄膜暴露出硅衬底；

刻蚀硅衬底以去除部分所述具有第一种掺杂类型的高浓度掺杂区；

形成第二层绝缘薄膜；

形成第三层绝缘薄膜；

刻蚀所述第三层绝缘薄膜形成侧墙；

刻蚀所述第二层绝缘薄膜；

在所述半导体衬底内形成具有第二种掺杂类型的高浓度掺杂区，并且该掺杂区在水平方向上延伸至剩余的所述具有第一种掺杂类型的高浓度掺杂区下方；

沿着所形成的侧墙继续刻蚀硅衬底以去除部分所述具有第二种掺杂类型的高浓度掺杂区，在该步刻蚀中，保留由所述具有第二种掺杂类型的高浓度掺杂区扩散形成的具有第二种掺杂类型的低浓度扩散区；

形成第四层绝缘薄膜；

剥除剩余的所述第三层、第二层绝缘薄膜；

沿着所述的第一层、第四层绝缘薄膜，使用各向异性的刻蚀技术刻蚀暴露出的半导体衬底；

使用各向同性的刻蚀技术继续刻蚀暴露出的半导体衬底，形成器件的凹槽结构；

形成第五层绝缘薄膜；

形成第一层导电薄膜；

掩膜、曝光、刻蚀形成器件的栅极结构；

掩膜、曝光、刻蚀所述第四层绝缘薄膜暴露出硅衬底；

继续刻蚀硅衬底形成一个深沟槽；

形成具有二种掺杂类型的低浓度掺杂区，该低浓度掺杂区与所述具有第二种掺杂类型的低浓度扩散区相连接，并作为器件中的一个漂移区；

剥除所述的第一层、第四层绝缘薄膜；

形成第六层绝缘薄膜，并刻蚀所述第六层绝缘薄膜形成接触孔；

形成第二层导电薄膜，并刻蚀所述第二层导电薄膜形成电极；

形成具有第二种掺杂类型的漏区，所述漏区与所述漂移区相连接；

形成第七层绝缘薄膜，并刻蚀所述第七层绝缘薄膜形成接触孔；

形成第三层导电薄膜，并刻蚀所述第三层导电薄膜形成电极。

6.根据权利要求5所述的制造方法，其特征在于，所述的半导体衬底为单晶硅、多晶硅或者为绝缘体上的硅。

7.根据权利要求5所述的制造方法，其特征在于，所述的第一层、第三层、第四层、第六层、第七层绝缘薄膜材料为二氧化硅、氮化硅或者为它们之间相混合的绝缘材料。

8.根据权利要求5所述的制造方法，其特征在于，所述的第二层、第五层绝缘薄膜材料为二氧化硅、氮化硅、氮氧化硅或者为高介电常数的绝缘材料。

9.根据权利要求5所述的制造方法，其特征在于，所述的第一层导电薄膜材料为多晶硅、钨金属、氮化钛或氮化钽，或者为金属硅化物。

10.根据权利要求5所述的制造方法，其特征在于，所述的第二层、第三层导电薄膜材料为金属、合金或者为掺杂的多晶硅。

Images