CN103594368B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103594368B CN103594368B CN201210290649.2A CN201210290649A CN103594368B CN 103594368 B CN103594368 B CN 103594368B CN 201210290649 A CN201210290649 A CN 201210290649A CN 103594368 B CN103594368 B CN 103594368B
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- polysilicon
- semiconductor device
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 174
- 229920005591 polysilicon Polymers 0.000 claims abstract description 161
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 58
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims description 233
- 239000000758 substrate Substances 0.000 claims description 56
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 23
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910017052 cobalt Inorganic materials 0.000 claims description 11
- 239000010941 cobalt Substances 0.000 claims description 11
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910052697 platinum Inorganic materials 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- 229910052582 BN Inorganic materials 0.000 claims description 10
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000007792 gaseous phase Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件制造方法，通过回刻蚀硬掩膜层工艺形成第一开口，通过在第一开口中的内侧墙、刻蚀硬掩膜层、沉积第二多晶硅层以及去除硬掩膜层等步骤，形成了具有第一多晶硅层和第二多晶硅层堆叠成的倒置“T”型或哑铃状的新的多晶硅栅极的半导体器件，其用于接触金属以形成自对准硅化物的多晶硅表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻；本发明还提供一种半导体器件，其多晶硅栅极呈倒置“T”型或哑铃状，其用于接触金属以形成自对准硅化物的多晶硅表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其制造方法。
背景技术
难熔金属与硅在一起发生反应，熔合时形成金属硅化物(silicide)。如果难熔金属和多晶硅反应，那么它被称为多晶硅化物(polycide)。金属硅化物和多晶硅化物统称为硅化物。硅化物是一种具有热稳定性的金属化合物，并且具有低的电阻率。常见的用于形成硅化物的难熔金属包括钴(Co)、钼(Mo)、铂(Pt)、钽(Ta)、钛(Ti)、钨(W)、镍(Ni)等。
硅化物工艺用于源漏区和栅极时，通常用于形成欧姆接触，获得低电阻，而如何增大栅极与金属接触面积以形成栅极上更大面积区域的硅化物，成为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于提供一种半导体器件的制造方法，通过改变栅极表面的形状，以增加栅极与金属接触的面积，进而形成更大面积区域的自对准硅化物。
为解决上述问题，本发明提出一种半导体器件的制造方法，包括以下步骤：
在一半导体衬底上形成由栅氧化层和第一多晶硅层堆叠而成的栅极结构以及覆盖在所述第一多晶硅层顶部的硬掩膜层；
在所述半导体衬底上沉积层间介质层，并对所述层间介质层进行平坦化以暴露出所述硬掩膜层顶部；
回刻蚀去除一定厚度的硬掩膜层，形成第一开口；
在所述第一开口内形成内侧墙，并刻蚀去除所述内侧墙未覆盖的硬掩膜层；
在所述第一开口中沉积第二多晶硅层，并平坦化所述第二多晶硅层至所述硬掩膜层顶部；
移除所述层间介质层，并在所述硬掩膜层和栅极结构侧面形成外侧墙；
去除所述硬掩膜层，形成第二开口；
在所述第二开口表面沉积金属层；
退火以形成自对准硅化物。
进一步的，所述硬掩膜层的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
进一步的，所述硬掩膜层的厚度大于200埃。
进一步的，所述回刻蚀去除硬掩膜层的厚度大于100埃。
进一步的，所述制造方法还包括：在所述第一开口中沉积第二多晶硅层之前，移除所述内侧墙。
进一步的，所述制造方法还包括：在所述硬掩膜层和栅极结构侧面形成外侧墙之后，以所述硬掩膜层和栅极结构为掩膜，对栅极结构两侧的半导体衬底进行源/漏区离子注入，形成源/漏区。
进一步的，所述制造方法还包括：在所述第二开口表面沉积金属层之前，形成暴露出半导体衬底的源/漏区以及第二开口表面的金属阻挡层。
进一步的，在所述第二开口表面沉积金属层的同时，在暴露出的源/漏区表面也沉积金属层。
进一步的，在所述第二开口表面沉积金属层之后，还包括：
化学机械平坦化所述金属层至所述第二多晶硅层顶部，保留所述第二多晶硅层侧面的金属层；
在上述器件表面沉积多晶硅并刻蚀，形成位于保留的金属层和第二多晶硅层上方且顶部高于所述外侧墙的第三多晶硅层；
在所述第三多晶硅层和外侧墙的外侧形成第二外侧墙；
在所述第三多晶硅表面沉积第二金属层。
进一步的，所述金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
进一步的，所述第二金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
相应地，本发明还提供一种半导体器件，包括：
半导体衬底；
栅氧化层，形成于半导体衬底上；
哑铃状多晶硅栅极，形成于所述栅氧化层上，其呈上下宽、中间窄的哑铃状；
自对准硅化物，包括嵌在哑铃状多晶硅层侧壁的中间窄区域的部分以及形成于多晶硅层上表面的部分；
侧墙，形成于半导体衬底上方且位于所述栅氧化层、哑铃状多晶硅栅极和自对准硅化物侧面上。
进一步的，所述自对准硅化物中，嵌在多晶硅层侧壁的中间窄区域的部分的厚度大于100埃。
进一步的，所述半导体器件还包括：形成于所述侧墙外侧的半导体衬底中的源/漏区。
进一步的，所述自对准硅化物还包括位于所述源/漏区上方表面的部分。
进一步的，所述自对准硅化物中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
本发明还提供一种半导体器件，包括：
半导体衬底；
栅氧化层，形成于半导体衬底上；
倒置“T”型多晶硅栅极，形成于所述栅氧化层上；
自对准硅化物，形成于倒置“T”型多晶硅栅极上表面；
侧墙，形成于半导体衬底上且位于所述栅氧化层、倒置“T”型多晶硅栅极和自对准硅化物侧面上。
与现有技术相比，本发明提供的半导体器件制造方法，通过回刻蚀硬掩膜层工艺形成第一开口，通过在第一开口中的内侧墙、刻蚀硬掩膜层、沉积第二多晶硅层以及去除硬掩膜层等步骤，形成了具有第一多晶硅层和第二多晶硅层堆叠成的倒置“T”型或哑铃状的新的多晶硅栅极的半导体器件，其用于接触金属以形成自对准硅化物的多晶硅表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻；本发明提供的半导体器件，其多晶硅栅极呈倒置“T”型或哑铃状，其用于接触金属以形成自对准硅化物的多晶硅表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
附图说明
图1是本发明实施例一的半导体器件制造方法流程图；
图2A~2E是本发明实施例一的半导体器件制造方法中的器件结构示意图；
图3是本发明实施例二的半导体器件制造方法流程图；
图4A~4D是本发明实施例二的半导体器件制造方法中的器件结构示意图。
具体实施方式
本发明提供的半导体器件及其制造方法，关键在于在常规的栅极形状的基础上，通过一层或两层多晶硅沉积来改变栅极表面的形状，以增加栅极与金属接触的面积，进而形成更大面积区域的自对准硅化物，以降低栅极电阻，进而提高半导体器件性能。
以下结合附图和具体实施例对本发明提出的半导体器件及其制造方法作进一步详细说明。
实施例一
本实施例的目的是在于形成一种倒置T型的栅极结构，以增加栅极与金属接触的面积，进而形成更大面积区域的自对准硅化物，以降低栅极电阻，进而提高半导体器件性能。
如图1所示，本实施例提供一种半导体器件制造方法，包括以下步骤：
S101，在一半导体衬底上形成由栅氧化层和第一多晶硅层堆叠而成的栅极结构以及覆盖在所述第一多晶硅层顶部的硬掩膜层；
S102，在所述半导体衬底上沉积层间介质层，并对所述层间介质层进行平坦化以暴露出所述硬掩膜层顶部；
S103，回刻蚀去除一定厚度的硬掩膜层，形成第一开口；
S104，在所述第一开口内形成内侧墙，并刻蚀去除所述内侧墙未覆盖的硬掩膜层；
S105，在所述第一开口中沉积第二多晶硅层，并平坦化所述第二多晶硅层至所述硬掩膜层顶部；
S106，移除所述层间介质层，并在所述硬掩膜层和栅极结构侧面形成外侧墙；
S107，去除所述硬掩膜层，形成第二开口；
S108，在所述半导体衬底表面以及第二开口表面沉积金属层；
S109，退火以形成自对准硅化物。
请参考图2A，在步骤S101中，提供的半导体衬底200可以为体硅衬底，也可以为绝缘体上硅衬底，还可以是蓝宝石衬底。优选的，沿垂直半导体衬底200表面的方向，对半导体衬底200进行N型或P型阱区离子注入，形成N型阱区或P型阱区（未图示）；然后，在所述半导体衬底200上依次生长栅氧化层201、第一多晶硅层202和硬掩膜层203，采用栅极掩膜工艺，刻蚀所述硬掩膜层203、第一多晶硅层202和栅氧化层201，形成由栅氧化层201和第一多晶硅层202堆叠的栅极结构以及覆盖在所述第一多晶硅层202顶部的硬掩膜层203。
其中，所述硬掩膜层203的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种，厚度大于200埃。
请参考图2B，在步骤S102中，在所述半导体衬底200上沉积层间介质层204，并对所述层间介质层204进行顶部化学机械平坦化，以暴露出所述硬掩膜层203顶部。
其中，所述层间介质层204的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
请继续参考图2B，在步骤S103中，回刻蚀工艺去除一定厚度的硬掩膜层，减薄覆盖在第一多晶硅层202上的硬掩膜层203a，形成第一开口。优选地，所述回刻蚀去除硬掩膜层的厚度大于100埃。
请参考图2C，在步骤S104中，先在第一开口中沉积绝缘介质；然后，刻蚀沉积的绝缘介质，形成内侧墙205；接着以内侧墙205为掩膜，刻蚀去除第一开口中内侧墙205未覆盖的硬掩膜层，第一开口变深，侧壁上留有内侧墙205覆盖的硬掩膜层203b。其中，所述内侧墙205的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
请参考图2C和2D，在步骤S105中，可以先在形成内侧墙205的第一开口中外延生长或者化学气相沉积第二多晶硅层202a，然后化学机械平坦化第二多晶硅层202a至硬掩膜层203b顶部，该步骤可以直接将内侧墙205研磨去除。在步骤S105中，还可以先通过化学机械平坦化或者刻蚀工艺移除所述内侧墙205，然后在移除内侧墙205的第一口中外延生长或者化学气相沉积第二多晶硅层202a，然后化学机械平坦化第二多晶硅层202a至硬掩膜层203b顶部。其中第二多晶硅层202a和第一多晶硅层202构成了截面为倒置“T”型的多晶硅栅极，新形成的倒置“T”型的多晶硅栅极的上表面（用于后续与金属反应生成自对准硅化物的表面）面积大于第一多晶硅层202的上表面面积。
请继续参考图2D，在步骤S106中，移除所述层间介质层，暴露出所述层间介质层覆盖的半导体衬底200表面，然后在暴露出的半导体衬底200表面沉积绝缘介质，并刻蚀所述绝缘介质，以在所述硬掩膜层203b和栅极结构（即第一多晶硅层202和栅氧化层201）侧面形成外侧墙206。其中，所述外侧墙206的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
本实施例中，在所述硬掩膜层203b和栅极结构侧面形成外侧墙206之后，以所述硬掩膜层203b和栅极结构为掩膜，对栅极结构两侧的半导体衬底200进行源/漏区离子注入，形成源/漏区207。
请参考图2E，在步骤S107中，移除所述掩膜层203b，形成第二开口203c。
请继续参考图2E，在步骤S108中，在整个器件表面沉积金属阻挡层，并刻蚀，形成暴露出半导体衬底的源/漏区207以及第二开口203c表面的金属阻挡层（未图示）；接着在所述源/漏区207和第二开口表面（即第二多晶硅层202a和暴露出的第一多晶硅层202的表面）沉积金属层（未图示）。其中，所述金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
请继续参考图2E，在步骤S109中，采用激光退火或者快速退火等工艺，使得第一多晶硅层202和第二多晶硅层202a的表面的多晶硅以及源/漏区207表面的硅与金属层充分反应，形成自对准硅化物208。在第二多晶硅层202a、第一多晶硅层202处形成的自对准硅化物208可以大大降低由第二多晶硅层202a、第一多晶硅层202构成的多晶硅栅极的电阻，源/漏区207处形成的自对准硅化物208可以降低源/漏区的电阻。
本实施例的半导体器件制造方法，通过回刻蚀硬掩膜层工艺形成第一开口，通过在第一开口中的内侧墙、刻蚀硬掩膜层、沉积第二多晶硅层以及去除硬掩膜层等步骤，形成了具有第一多晶硅层和第二多晶硅层堆叠成的倒置“T”型的新的多晶硅栅极的半导体器件，该半导体器件中，倒置T型的多晶硅栅极用于接触金属形成自对准硅化物的上表面面积积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
请继续参考图2E，本实施例还提供一种半导体器件，包括：
半导体衬底200；
栅氧化层201，形成于半导体衬底200上；
倒置“T”型多晶硅栅极，形成于所述栅氧化层201上，由第一多晶硅层202和第二多晶硅层202a堆叠成倒置“T”型；
自对准硅化物208，形成于倒置“T”型多晶硅栅极上表面；
侧墙206，形成于半导体衬底200上且位于所述栅氧化层201、倒置“T”型多晶硅栅极和自对准硅化物208侧面上。
本实施例提供的半导体器件，其倒置“T”型多晶硅栅极用于接触金属形成自对准硅化物的表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
实施例二
如图3所示，本实施例提供一种半导体器件制造方法，包括以下步骤：
S301，在一半导体衬底上形成由栅氧化层和第一多晶硅层堆叠而成的栅极结构以及覆盖在所述第一多晶硅层顶部的硬掩膜层；
S302，在所述半导体衬底上沉积层间介质层，并对所述层间介质层进行平坦化以暴露出所述硬掩膜层顶部；
S303，回刻蚀去除一定厚度的硬掩膜层，形成第一开口；
S304，在所述第一开口内形成内侧墙，并刻蚀去除所述内侧墙未覆盖的硬掩膜层；
S305，在所述第一开口中沉积第二多晶硅层，并平坦化所述第二多晶硅层至所述硬掩膜层顶部；
S306，移除所述层间介质层，并在所述硬掩膜层和栅极结构侧面形成外侧墙；
S307，去除所述硬掩膜层，形成第二开口；
S308，在所述第二开口表面沉积金属层；
S309，化学机械平坦化所述金属层至所述第二多晶硅层顶部，保留所述第二多晶硅层侧面的金属层；
S310，在上述器件表面沉积多晶硅并刻蚀，形成位于保留的金属层和第二多晶硅层上方且顶部高于所述外侧墙的第三多晶硅层；
S311，在所述第三多晶硅层和外侧墙的外侧形成第二外侧墙；
S312，在所述第三多晶硅表面沉积第二金属层;
S313，退火以形成自对准硅化物。
本实施的步骤S301至步骤S307的步骤与实施例一的步骤S101至步骤S107相同。
请参考图4A，在步骤S301中，提供的半导体衬底400可以为体硅衬底，也可以为绝缘体上硅衬底，还可以是蓝宝石衬底。优选的，沿垂直半导体衬底400表面的方向，对半导体衬底400进行N型或P型阱区离子注入，形成N型阱区或P型阱区；然后，在所述半导体衬底400上依次生长栅氧化层401、第一多晶硅层402和硬掩膜层（即图4A中经过后续处理形成的403b），采用栅极掩膜工艺，刻蚀所述硬掩膜层、第一多晶硅层402和栅氧化层401，形成由栅氧化层401和第一多晶硅层402堆叠的栅极结构以及覆盖在所述第一多晶硅层402顶部的硬掩膜层。
其中，所述硬掩膜层的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种，厚度大于200埃。
请继续参考图4A，在步骤S302中，在所述半导体衬底400上沉积层间介质层404，并对所述层间介质层404进行顶部化学机械平坦化，以暴露出所述硬掩膜层顶部。
其中，所述层间介质层404的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
请继续参考图4A，在步骤S303中，回刻蚀工艺去除一定厚度的硬掩膜层，减薄覆盖在第一多晶硅层402上的硬掩膜层，形成第一开口。优选地，所述回刻蚀去除硬掩膜层的厚度大于100埃。
请继续参考图4A，在步骤S404中，先在第一开口中沉积绝缘介质；然后，刻蚀沉积的绝缘介质，形成内侧墙405；接着以内侧墙405为掩膜，刻蚀去除第一开口中内侧墙405未覆盖的硬掩膜层，第一开口变深，侧壁上留有内侧墙405覆盖的硬掩膜层403b。其中，所述内侧墙405的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
请参考图4B，在步骤S305中，可以先在形成内侧墙405的第一开口中外延生长或者化学气相沉积第二多晶硅层402a，然后化学机械平坦化第二多晶硅层402a至硬掩膜层403b顶部，该步骤可以直接将内侧墙405研磨去除。在步骤S305中，还可以先通过化学机械平坦化或者刻蚀工艺移除所述内侧墙405，然后在移除内侧墙405的第一口中外延生长或者化学气相沉积第二多晶硅层402a，然后化学机械平坦化第二多晶硅层402a至硬掩膜层403b顶部。其中第二多晶硅层402a和第一多晶硅层402构成了截面为倒置“T”型的多晶硅栅极，新形成的倒置“T”型的多晶硅栅极的上表面（用于后续与金属反应生成自对准硅化物的表面）面积大于第一多晶硅层402的上表面面积。
请继续参考图4B，在步骤S306中，移除所述层间介质层，暴露出所述层间介质层覆盖的半导体衬底400表面，然后在暴露出的半导体衬底400表面沉积绝缘介质，刻蚀所述绝缘介质，以在所述硬掩膜层403b和栅极结构（即第一多晶硅层402和栅氧化层401）侧面形成外侧墙406。其中，所述外侧墙406的材质包括氧化硅、氮化硅氮氧化硅、无定形碳以及氮化硼中的一种或多种。
请参考图4C，在步骤S307中，移除所述掩膜层403b，形成第二开口403c。
请继续参考图4C，在步骤S308中，在整个器件表面沉积金属阻挡层，并刻蚀，形成暴露出第二开口403c表面的金属阻挡层（未图示）；接着在第二开口403c中（即第二多晶硅层402a和暴露出的第一多晶硅层402的表面）沉积金属层（未图示）。其中，所述金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
请继续参考图4C，在步骤S309中，化学机械平坦化所述金属层至所述第二多晶硅层402a顶部，保留所述第二多晶硅层402a侧面的金属层408。
请参考图4D，在步骤S310中，在上述整个器件表面沉积多晶硅并刻蚀，形成位于保留的金属层408和第二多晶硅层402a上方且顶部高于所述外侧墙406的第三多晶硅层402b。此时，第三多晶硅层402b、第二多晶硅层402a和第一多晶硅层402组合成新的多晶硅栅极，其形状类似哑铃状。然后刻蚀之前沉积的金属阻挡层，暴露出外侧墙406外侧的半导体衬底表面（用于制作器件的源/漏区的部分）。
请继续参考图4D，在步骤S311中，在所述第三多晶硅层402b和外侧墙406的外侧形成第二外侧墙406a。
本实施例中，在所述第三多晶硅层402b和外侧墙406的外侧形成第二外侧墙406a之后，以所述第二外侧墙406a和第三多晶硅层402b为掩膜，对第三多晶硅层402b两侧的半导体衬底400进行源/漏区离子注入，形成源/漏区407。
请继续参考图4D，在步骤S312中，继续在所述第三多晶硅402b表面以及暴露出的源/漏区表面沉积第二金属层（未图示）。其中，所述第二金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
请继续参考图4D，在步骤S313中，采用激光退火或者快速退火等工艺，使得第三多晶硅层402b的表面的多晶硅与第二金属层中的金属充分反应，形成自对准硅化物408a，第一多晶硅层402和第二多晶硅层402a中的多晶硅与金属层中的金属充分反应，形成自对准硅化物408b，源/漏区407表面的硅与第二金属层中的金属充分反应，形成自对准硅化物408c。第三多晶硅层402b、第二多晶硅层402a与第一多晶硅层402形成了哑铃状的新的多晶硅栅极，该多晶硅栅极表面的自对准硅化物408a以及侧壁上嵌入的自对准硅化物408b可以大大降低由第三多晶硅层402b、第二多晶硅层402a与第一多晶硅层402构成的多晶硅栅极的电阻，源/漏区407处形成的自对准硅化物408c可以降低源/漏区的电阻。
本实施例的半导体器件制造方法，通过回刻蚀硬掩膜层工艺形成第一开口，通过在第一开口中的内侧墙、刻蚀硬掩膜层、沉积第二多晶硅层以及去除硬掩膜层、沉积金金属层、沉积第三多晶硅层、沉积第二金属层等步骤，形成了具有第一多晶硅层、第二多晶硅层和第三多晶硅层堆叠成的哑铃状的新的多晶硅栅极的半导体器件，该哑铃状的多晶硅栅极用于接触金属形成自对准硅化物的表面积积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
请参考图4D，本实施例还提供一种半导体器件，包括：
半导体衬底400；
栅氧化层401，形成于半导体衬底400上；
哑铃状多晶硅栅极，形成于所述栅氧化层401上，呈上下宽、中间窄的哑铃状，包括位于较宽的栅氧化层401上表面的第一多晶硅层402、位于第一多晶硅层402上表面且相对于第一多晶硅层402偏窄的第二多晶硅层402a以及位于第二多晶硅层402a上表面且与第一多晶硅层402等宽的第三多晶硅层402b；
自对准硅化物，包括嵌在多晶硅层侧壁的中间窄区域的部分408b以及形成于多晶硅，形成于半导体衬底400上且位于所述栅氧化层401、哑铃状多晶硅栅极和自对准硅化物侧面上。
本实施例中，所述自对准硅化物中，嵌在多晶硅层侧壁的中间窄区域的部分408b的厚度大于100埃。
本实施例中，所述侧墙包括外侧墙406以及位于所述外侧墙外侧且高度高于外侧墙406的第二外侧墙406a。
本实施例中，所述半导体器件还包括：形成于所述侧墙外侧的半导体衬底400中的源/漏区407；所述自对准硅化物还包括位于所述源/漏区407上方表面的部分408c。优选地，所述自对准硅化物中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
本实施例提供的半导体器件，其哑铃状的多晶硅栅极用于接触金属形成自对准硅化物的表面积大于第一多晶硅层的上表面面积，进而形成更大面积区域的自对准硅化物，降低栅极电阻。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (16)
1.一种半导体器件的制造方法，其特征在于，包括：
在一半导体衬底上形成由栅氧化层和第一多晶硅层堆叠而成的栅极结构以及覆盖在所述第一多晶硅层顶部的硬掩膜层；
在所述半导体衬底上沉积层间介质层，并对所述层间介质层进行平坦化以暴露出所述硬掩膜层顶部；
回刻蚀去除一定厚度的硬掩膜层，形成第一开口；
在所述第一开口内形成内侧墙，并刻蚀去除所述内侧墙未覆盖的硬掩膜层；
在所述第一开口中沉积第二多晶硅层，并平坦化所述第二多晶硅层至所述硬掩膜层顶部；
移除所述层间介质层，并在所述硬掩膜层和栅极结构侧面形成外侧墙；
去除所述硬掩膜层，形成第二开口；
在所述第二开口表面沉积金属层；
退火以形成自对准硅化物。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层的材质包括氧化硅、氮化硅、氮氧化硅、无定形碳以及氮化硼中的一种或多种。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层的厚度大于200埃。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述回刻蚀去除硬掩膜层的厚度大于100埃。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括：在所述第一开口中沉积第二多晶硅层之前，移除所述内侧墙。
6.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括：在所述硬掩膜层和栅极结构侧面形成外侧墙之后，以所述硬掩膜层和栅极结构为掩膜，对栅极结构两侧的半导体衬底进行源/漏区离子注入，形成源/漏区。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，还包括：在所述第二开口表面沉积金属层之前，形成暴露出半导体衬底的源/漏区以及第二开口表面的金属阻挡层。
8.如权利要求7所述的半导体器件的制造方法，其特征在于，在所述第二开口表面沉积金属层的同时，在暴露出的源/漏区表面也沉积金属层。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述半导体衬底表面以及第二开口表面沉积金属层之后，还包括：
化学机械平坦化所述金属层至所述第二多晶硅层顶部，保留所述第二多晶硅层侧面的金属层；
在上述器件表面沉积多晶硅并刻蚀，形成位于保留的金属层和第二多晶硅层上方且顶部高于所述外侧墙的第三多晶硅层；
在所述第三多晶硅层和外侧墙的外侧形成第二外侧墙；
在所述第三多晶硅表面沉积第二金属层。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
11.如权利要求9所述的半导体器件的制造方法，其特征在于，所述第二金属层中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
12.一种半导体器件，其特征在于，包括：
半导体衬底；
栅氧化层，形成于半导体衬底上；
哑铃状多晶硅栅极，形成于所述栅氧化层上，其呈上下宽、中间窄的哑铃状；
自对准硅化物，包括嵌在哑铃状多晶硅层侧壁的中间窄区域的部分以及形成于多晶硅层上表面的部分；
侧墙，形成于半导体衬底上方且位于所述栅氧化层、哑铃状多晶硅栅极和自对准硅化物侧面上。
13.如权利要求12所述的半导体器件，其特征在于，所述自对准硅化物中，嵌在多晶硅层侧壁的中间窄区域的部分的厚度大于100埃。
14.如权利要求12所述的半导体器件，其特征在于，还包括：形成于所述侧墙外侧的半导体衬底中的源/漏区。
15.如权利要求14所述的半导体器件，其特征在于，所述自对准硅化物还包括位于所述源/漏区上方表面的部分。
16.如权利要求14所述的半导体器件，其特征在于，所述自对准硅化物中的金属包括钴、钼、铂、钽、钛、钨及镍中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210290649.2A CN103594368B (zh) | 2012-08-15 | 2012-08-15 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210290649.2A CN103594368B (zh) | 2012-08-15 | 2012-08-15 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594368A CN103594368A (zh) | 2014-02-19 |
| CN103594368B true CN103594368B (zh) | 2016-08-10 |
Family
ID=50084457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210290649.2A Active CN103594368B (zh) | 2012-08-15 | 2012-08-15 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594368B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105655383B (zh) * | 2014-11-10 | 2019-01-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104779273B (zh) * | 2015-04-17 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | Cmos器件的栅极结构及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102815A (en) * | 1990-12-19 | 1992-04-07 | Intel Corporation | Method of fabricating a composite inverse T-gate metal oxide semiconductor device |
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| CN1649111A (zh) * | 2003-07-23 | 2005-08-03 | 三星电子株式会社 | 自对准内栅凹陷沟道晶体管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9100064A (nl) * | 1991-01-16 | 1992-08-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting voorzien van een veldeffecttransistor. |
-
2012
- 2012-08-15 CN CN201210290649.2A patent/CN103594368B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102815A (en) * | 1990-12-19 | 1992-04-07 | Intel Corporation | Method of fabricating a composite inverse T-gate metal oxide semiconductor device |
| US6069032A (en) * | 1999-08-17 | 2000-05-30 | United Silicon Incorporated | Salicide process |
| CN1649111A (zh) * | 2003-07-23 | 2005-08-03 | 三星电子株式会社 | 自对准内栅凹陷沟道晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594368A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11239340B2 (en) | Semiconductor arrangement and formation thereof | |
| US8569780B2 (en) | Semiconductor power device with embedded diodes and resistors using reduced mask processes | |
| US8373224B2 (en) | Super-junction trench MOSFET with resurf stepped oxides and trenched contacts | |
| US8319290B2 (en) | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques | |
| US20050230744A1 (en) | Schottky barrier diode and method of making the same | |
| US8022471B2 (en) | Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures | |
| US8470673B2 (en) | Method of fabricating semiconductor device with buried bit line | |
| US9530882B1 (en) | Trench MOSFET with shielded gate and diffused drift region | |
| US20190252248A1 (en) | Semiconductor device and formation thereof | |
| US9859216B2 (en) | Voidless contact metal structures | |
| TW201234490A (en) | Trench schottky diode and manufacturing mehtod thereof | |
| US8993427B2 (en) | Method for manufacturing rectifier with vertical MOS structure | |
| US20130214358A1 (en) | Low external resistance etsoi transistors | |
| CN105529256B (zh) | 半导体器件和使用对准层制造半导体器件的方法 | |
| US20140061779A1 (en) | Semiconductor device comprising buried gate and method for fabricating the same | |
| US20110079844A1 (en) | Trench mosfet with high cell density | |
| CN103594368B (zh) | 半导体器件及其制造方法 | |
| US11049972B2 (en) | Formation method of semiconductor device with low resistance contact | |
| CN107785320A (zh) | 具有通过鳍片间的导电路径的接触至栅极短路的装置及制法 | |
| US9728615B2 (en) | Fin shape contacts and methods for forming fin shape contacts | |
| US8765592B2 (en) | Multi-landing contact etching | |
| US9666438B2 (en) | Semiconductor device and formation thereof | |
| CN112233980A (zh) | 半导体元件结构及其制备方法 | |
| TWI834830B (zh) | 半導體裝置與其形成方法 | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |