CN107104041A - 射频三极管的制备方法和射频三极管 - Google Patents
射频三极管的制备方法和射频三极管 Download PDFInfo
- Publication number
- CN107104041A CN107104041A CN201610099906.2A CN201610099906A CN107104041A CN 107104041 A CN107104041 A CN 107104041A CN 201610099906 A CN201610099906 A CN 201610099906A CN 107104041 A CN107104041 A CN 107104041A
- Authority
- CN
- China
- Prior art keywords
- layer
- doped region
- radio frequency
- silicon nitride
- ion doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 150000002500 ions Chemical class 0.000 claims abstract description 126
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 59
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229920005591 polysilicon Polymers 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000005516 engineering process Methods 0.000 claims abstract description 27
- 230000003647 oxidation Effects 0.000 claims abstract description 25
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 17
- 230000000873 masking effect Effects 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 34
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 238000002513 implantation Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 230000006378 damage Effects 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
本发明提供了一种射频三极管的制备方法和射频三极管，其中，制备方法包括：在衬底上依次形成外延层、氧化层和图形化的氮化硅层；通过热氧化工艺处理外延层以形成场氧化层；去除氮化硅层；在指定区域上形成图形化的氧化硅掩膜；对第一多晶硅层进行第一次P型离子注入；形成氮化硅介质层；刻蚀氧化硅掩膜层上方的第一多晶硅层和氮化硅介质层；通过第二次P型离子注入工艺依次形成第二离子掺杂区；形成侧墙结构；在侧墙结构和第二离子掺杂区上方形成第二多晶硅层；对第二多晶硅层进行离子注入以形成第三离子掺杂区；在形成第三离子掺杂区的衬底上形成金属电极。通过本发明技术方案，避免了硅栅过刻对外延层的损耗，提升了器件可靠性。
Description
技术领域
本发明涉及半导体芯片技术领域，具体而言，涉及一种射频三极管的制备方法和一种射频三极管。
背景技术
相关技术中，如图1所示，射频三极管包括：衬底102、外延层104、场氧化层110、第一多晶硅层114、第一离子掺杂区118、第二离子掺杂区120、侧墙122、第二多晶硅层124、第三离子掺杂区126、介质层128、金属电极130以及氧化层132。
在射频三极管的制造过程中，为了达到形成基区和发射区浅结的目的，需要通过掺杂多晶硅中的离子向外延层中扩散的方式来制作。所以基区表面部分区域需要与基区对应掺杂的多晶硅接触，部分区域需要与发射区对应掺杂的多晶硅接触。在刻蚀基区表面的多晶硅时，会对多晶硅下方的外延层造成损伤，从而影响器件的可靠性。
因此，如何设计一种新的射频三极管的制备方案以避免外延层损伤成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的射频三极管的制备方案，通过在外延层的指定区域形成图形化的氧化硅掩膜，解决了多晶硅层过刻对外延层造成的损伤，提升了射频三极管的器件可靠性。
有鉴于此，本发明提出了一种射频三极管的制备方法，包括：在衬底上依次形成外延层、氧化层和图形化的氮化硅层；以图形化的氮化硅层为掩蔽，通过热氧化工艺处理外延层以形成场氧化层；去除氮化硅层，以暴露出外延层的指定区域为止；在指定区域上形成图形化的氧化硅掩膜；在刻蚀场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入，以形成第一离子掺杂区；在完成离子注入的第一多晶硅层上形成氮化硅介质层；刻蚀氧化硅掩膜层上方的第一多晶硅层和氮化硅介质层，以形成注入窗口；在注入窗口下方的外延层中，通过第二次P型离子注入工艺依次形成第二离子掺杂区；在注入窗口中形成侧墙结构；在侧墙结构和第二离子掺杂区上方形成第二多晶硅层；对第二多晶硅层进行离子注入以形成第三离子掺杂区；在形成第三离子掺杂区的衬底上形成金属电极，以完成射频三极管的制备。
在该技术方案中，通过在外延层的指定区域形成图形化的氧化硅掩膜，解决了多晶硅层过刻对外延层造成的损伤，提升了射频三极管的器件可靠性。
在上述技术方案中，优选地，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体包括以下步骤：以温度范围为900℃至1200℃的热氧化工艺在衬底上形成氧化层。
在该技术方案中，通过以温度范围为900℃至1000℃的热氧化工艺在衬底上形成氧化层，一方面，降低了衬底的热应力，另一方面，提升了氧化层的致密性，提升了器件可靠性。
在上述技术方案中，优选地，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体还包括以下步骤：以温度范围为600℃至900℃的化学气相淀积工艺在氧化层上形成氮化硅层；通过光刻工艺和刻蚀工艺对氮化硅层进行图形化处理，以形成图形化的氮化硅层。
在该技术方案中，通过以温度范围为600℃至900℃的化学气相淀积工艺在氧化层上形成氮化硅层，再通过干法刻蚀工艺依次对氮化硅进行刻蚀，以形成图形化的氮化硅层，形成了场氧化层形成的掩膜层，基于氮化硅层作为掩膜，通过高温氧气与衬底接触形成场氧化层，由于氮化硅层下的硅难以被氧化，所以在氮化硅层下方形成的场氧化层极薄，也即形成的场氧化层呈现一种“鸟嘴”的形状。
在上述任一项技术方案中，优选地，以图形化的氮化硅层为掩蔽，通过热氧化工艺处理外延层以形成场氧化层，具体包括以下步骤：以图形化的氮化硅层为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理外延层，以形成场氧化层。
在该技术方案中，通过以图形化的氮化硅层为掩蔽，以温度范围为900℃至1200℃的热氧化工艺对衬底进行热氧化处理，以形成场氧化层，一方面，降低了衬底的热应力，另一方面，提升了栅氧化层的致密性，提升了器件可靠性。
在上述任一项技术方案中，优选地，在刻蚀场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入，以形成第一离子掺杂区，具体包括以下步骤：第一次P型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第一离子掺杂区。
在上述任一项技术方案中，优选地，在注入窗口下方的外延层中，通过第二次P型离子注入工艺依次形成第二离子掺杂区，具体包括以下步骤：第二次P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第二离子掺杂区。
在该技术方案中，通过设定第一次P型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第一离子掺杂区，且设定第二次P型离子的注入剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层中形成第二离子掺杂区，形成了射频三极管的基区，同时，降低了离子损伤的可能性。
在上述任一项技术方案中，优选地，在侧墙结构和第二离子掺杂区上方形成第二多晶硅层，具体包括以下步骤：在侧墙结构和第二离子掺杂区上方，以温度范围为500℃至800℃的化学气相淀积工艺形成第二多晶硅层。
在该技术方案中，通过第二多晶硅层形成了三极管浅结，也即对第二多晶硅层进行离子注入，再经过退火工艺促使离子扩散至第二离子掺杂区，进而形成射频三极管的发射极。
在上述任一项技术方案中，优选地，对第二多晶硅层进行N型离子注入以形成第三离子掺杂区，具体包括以下步骤：N型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过离子注入掩蔽层形成第三离子掺杂区。
在该技术方案中，通过设定N型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口中形成第三离子掺杂区，形成了射频三极管的浅结发射极，工艺简单且生产成本低，利于大规模推广生产。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区后，以温度范围为800℃至1200℃的退火工艺对第一离子掺杂区、第二离子掺杂区和第三离子掺杂区进行退火处理。
在该技术方案中，通过对第一离子掺杂区、第二离子掺杂区和第三离子掺杂区进行退火处理，激活了掺杂区的化学键，从而实现了射频三极管的电学特性，保证了器件可靠地工作。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区的衬底上形成金属电极，以完成射频三极管的制备，具体包括以下步骤：在形成第三离子掺杂层的衬底上形成介质层；分别在第一多晶硅层和第二多晶硅层的上方刻蚀形成接触孔；通过金属溅射工艺形成连接接触孔的金属电极。
在该技术方案中，通过金属溅射工艺形成连接接触孔的金属电极，形成了射频三极管的电极，进一步地保证了器件可靠地工作。
根据本发明的第二方面，还提出了一种射频三极管，采用如上述任一项的射频三极管的制备方法制备而成，因此，该场效应晶体管具有和上述技术方案中任一项的射频三极管的制备方法相同的技术效果，在此不再赘述。
通过以上技术方案，通过在外延层的指定区域形成图形化的氧化硅掩膜，解决了多晶硅层过刻对外延层造成的损伤，提升了射频三极管的器件可靠性。
附图说明
图1示出了相关技术中射频三极管的剖面示意图；
图2示出了根据本发明的实施例的射频三极管的制备方法的示意流程图；
图3至图17示出了根据本发明的实施例的射频三极管的制备过程的剖面示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用第三方不同于在此描述的第三方方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面结合图2至图17对根据本发明的实施例的射频三极管的制备方法进行具体说明。
如图2至图17所示，根据本发明的实施例的射频三极管的制备方法，包括：步骤202，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108；步骤204，以图形化的氮化硅层108为掩蔽，通过热氧化工艺处理外延层104以形成场氧化层106；步骤206，去除氮化硅层108，以暴露出外延层104的指定区域为止；步骤208，在指定区域上形成图形化的氧化硅掩膜112；步骤210，在刻蚀场氧化层106的衬底102上依次形成第一多晶硅层114，并对第一多晶硅层114进行第一次P型离子注入，以形成第一离子掺杂区118；步骤212，在完成离子注入的第一多晶硅层114上形成氮化硅介质层116；步骤214，刻蚀氧化硅掩膜112层上方的第一多晶硅层114和氮化硅介质层116，以形成注入窗口；步骤216，在注入窗口下方的外延层104中，通过第二次P型离子注入工艺依次形成第二离子掺杂区120；步骤218，在注入窗口中形成侧墙结构122；步骤220，在侧墙结构122和第二离子掺杂区120上方形成第二多晶硅层124；步骤222，对第二多晶硅层124进行离子注入以形成第三离子掺杂区126；步骤224，在形成第三离子掺杂区126的衬底102上形成金属电极130，以完成射频三极管的制备。
在该技术方案中，通过在外延层104的指定区域形成图形化的氧化硅掩膜112，解决了多晶硅层过刻对外延层104造成的损伤，提升了射频三极管的器件可靠性。
在上述技术方案中，优选地，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108，具体包括以下步骤：以温度范围为900℃至1200℃的热氧化工艺在衬底102上形成氧化层106。
在该技术方案中，通过以温度范围为900℃至1000℃的热氧化工艺在衬底102上形成氧化层106，一方面，降低了衬底102的热应力，另一方面，提升了氧化层106的致密性，提升了器件可靠性。
在上述技术方案中，优选地，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108，具体还包括以下步骤：以温度范围为600℃至900℃的化学气相淀积工艺在氧化层106上形成氮化硅层108；通过光刻工艺和刻蚀工艺对氮化硅层108进行图形化处理，以形成图形化的氮化硅层108。
在该技术方案中，通过以温度范围为600℃至900℃的化学气相淀积工艺在氧化层106上形成氮化硅层108，再通过干法刻蚀工艺依次对氮化硅进行刻蚀，以形成图形化的氮化硅层108，形成了场氧化层106形成的掩膜层，基于氮化硅层108作为掩膜，通过高温氧气与衬底102接触形成场氧化层106，由于氮化硅层108下的硅难以被氧化，所以在氮化硅层108下方形成的场氧化层106极薄，也即形成的场氧化层106呈现一种“鸟嘴”的形状。
在上述任一项技术方案中，优选地，以图形化的氮化硅层108为掩蔽，通过热氧化工艺处理外延层104以形成场氧化层106，具体包括以下步骤：以图形化的氮化硅层108为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理外延层104，以形成场氧化层106。
在该技术方案中，通过以图形化的氮化硅层108为掩蔽，以温度范围为900℃至1200℃的热氧化工艺对衬底102进行热氧化处理，以形成场氧化层106，一方面，降低了衬底102的热应力，另一方面，提升了栅氧化层106的致密性，提升了器件可靠性。
在上述任一项技术方案中，优选地，在刻蚀场氧化层106的衬底102上依次形成第一多晶硅层114，并对第一多晶硅层114进行第一次P型离子注入，以形成第一离子掺杂区118，具体包括以下步骤：第一次P型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第一离子掺杂区118。
在上述任一项技术方案中，优选地，在注入窗口下方的外延层104中，通过第二次P型离子注入工艺依次形成第二离子掺杂区120，具体包括以下步骤：第二次P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第二离子掺杂区120。
在该技术方案中，通过设定第一次P型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第一离子掺杂区118，且设定第二次P型离子的注入剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第二离子掺杂区120，形成了射频三极管的基区，同时，降低了离子损伤的可能性。
在上述任一项技术方案中，优选地，在侧墙结构122和第二离子掺杂区120上方形成第二多晶硅层124，具体包括以下步骤：在侧墙结构122和第二离子掺杂区120上方，以温度范围为500℃至800℃的化学气相淀积工艺形成第二多晶硅层124。
在该技术方案中，通过第二多晶硅层124形成了三极管浅结，也即对第二多晶硅层124进行离子注入，再经过退火工艺促使离子扩散至第二离子掺杂区120，进而形成射频三极管的发射极。
在上述任一项技术方案中，优选地，对第二多晶硅层124进行N型离子注入以形成第三离子掺杂区126，具体包括以下步骤：N型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过离子注入掩蔽层形成第三离子掺杂区126。
在该技术方案中，通过设定N型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口中形成第三离子掺杂区126，形成了射频三极管的浅结发射极，工艺简单且生产成本低，利于大规模推广生产。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区126后，以温度范围为800℃至1200℃的退火工艺对第一离子掺杂区118、第二离子掺杂区120和第三离子掺杂区126进行退火处理。
在该技术方案中，通过对第一离子掺杂区118、第二离子掺杂区120和第三离子掺杂区126进行退火处理，激活了掺杂区的化学键，从而实现了射频三极管的电学特性，保证了器件可靠地工作。
在上述任一项技术方案中，优选地，在形成第三离子掺杂区126的衬底102上形成金属电极130，以完成射频三极管的制备，具体包括以下步骤：在形成第三离子掺杂层的衬底102上形成介质层128；分别在第一多晶硅层114和第二多晶硅层124的上方刻蚀形成接触孔；通过金属溅射工艺形成连接接触孔的金属电极130。
在该技术方案中，通过金属溅射工艺形成连接接触孔的金属电极130，形成了射频三极管的电极，进一步地保证了器件可靠地工作。
下面结合图3至图15对本发明的制作方法进行进一步说明。
如图3所示，在衬底102上依次形成外延层104、氧化层106和图形化的氮化硅层108，其中，使用温度范围为900℃至1200℃的热氧化工艺形成氧化层106，厚度范围为0.05um至0.50um，以温度范围为600℃至900℃的化学气相淀积工艺在氧化层106上形成氮化硅层108，温度范围为0.1至0.50um。
如图4所示，通过光刻工艺和刻蚀工艺对氮化硅层108进行图形化处理，以形成图形化的氮化硅层108。
如图5所示，以图形化的氮化硅层108为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理外延层104，以形成场氧化层110，厚度范围为0.1um至2.0um。
如图6所示，使用热磷酸腐蚀掉氮化硅层108，使用氢氟酸腐蚀掉氧化层106。
如图7所示，以温度范围为900℃至1200℃的生长温度生成图形化的氧化硅掩膜112，厚度范围为0.02um至1.00um。
如图8所示，使用光刻与刻蚀工艺，保留后续需要刻蚀第一多晶硅层114的区域对应的氧化硅掩膜112层。
如图9所示，在形成氧化硅掩膜层112的衬底102上依次形成第一多晶硅层114和氮化硅介质层116，使用注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第一离子掺杂区118，厚度范围为0.1um至0.50um。
如图10所示，使用光刻和刻蚀工艺对氮化硅介质层116和第一多晶硅层114进行腐蚀，当刻蚀掉部分第一多晶硅层114时，由于对应的区域有氧化硅掩膜层112，因此不会对外延层造成损伤。
如图11所示，使用氢氟酸去除氧化硅掩膜层112。
如图12所示，使用P型离子的注入剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在注入窗口下方的外延层104中形成第二离子掺杂区120，以温度范围为800℃至1200℃的退火工艺对第二离子掺杂区进行退火处理。
如图13所示，在注入窗口中形成侧墙122。
如图14所示，在侧墙122和第二离子掺杂区120上方，以温度范围为500℃至800℃的化学气相淀积工艺形成第二多晶硅层124，以厚度范围为0.1um至1.0um，注入的离子可以是磷离子，也可以是砷离子，N型离子的注入剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过离子注入掩蔽层形成第三离子掺杂区126。
如图15所示，在形成第三离子掺杂区126后，以温度范围为800℃至1200℃的退火工艺对第一离子掺杂区、第二离子掺杂区120和第三离子掺杂区126进行退火处理。
如图16所示，在形成第三离子掺杂层的衬底102上形成介质层128，分别在第一多晶硅层114和第二多晶硅层124的上方刻蚀形成接触孔。
如图17所示，通过金属溅射工艺形成连接接触孔的金属电极130。
根据本发明的实施例的射频三极管的结构，包括：衬底102、外延层104、场氧化层110、第一多晶硅层114、氮化硅介质116、第一离子掺杂区118、第二离子掺杂区120、侧墙122、第二多晶硅层124、第三离子掺杂区126、介质层128和金属电极130，简化了现有技术中制备氧化层132(如图1所示)的步骤。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中避免外延层损伤的技术问题，本发明提出了一种新的射频三极管的制备方案，通过在外延层的指定区域形成图形化的氧化硅掩膜，解决了多晶硅层过刻对外延层造成的损伤，提升了射频三极管的器件可靠性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种射频三极管的制备方法，其特征在于，包括：
在衬底上依次形成外延层、氧化层和图形化的氮化硅层；
以所述图形化的氮化硅层为掩蔽，通过热氧化工艺处理所述外延层以形成场氧化层；
去除所述氮化硅层，以暴露出所述外延层的指定区域为止；
在所述指定区域上形成图形化的氧化硅掩膜；
在刻蚀所述场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入，以形成第一离子掺杂区；
在完成离子注入的第一多晶硅层上形成氮化硅介质层；
刻蚀所述氧化硅掩膜层上方的第一多晶硅层和氮化硅介质层，以形成注入窗口；
在所述注入窗口下方的外延层中，通过第二次P型离子注入工艺依次形成第二离子掺杂区；
在所述注入窗口中形成侧墙结构；
在所述侧墙结构和所述第二离子掺杂区上方形成第二多晶硅层；
对所述第二多晶硅层进行离子注入以形成第三离子掺杂区；
在形成所述第三离子掺杂区的衬底上形成金属电极，以完成所述射频三极管的制备。
2.根据权利要求1所述的射频三极管的制备方法，其特征在于，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体包括以下步骤：
以温度范围为900℃至1200℃的热氧化工艺在所述衬底上形成所述氧化层。
3.根据权利要求2所述的射频三极管的制备方法，其特征在于，在衬底上依次形成外延层、氧化层和图形化的氮化硅层，具体还包括以下步骤：
以温度范围为600℃至900℃的化学气相淀积工艺在所述氧化层上形成所述氮化硅层；
通过光刻工艺和刻蚀工艺对所述氮化硅层进行图形化处理，以形成所述图形化的氮化硅层。
4.根据权利要求3所述的射频三极管的制备方法，其特征在于，以所述图形化的氮化硅层为掩蔽，通过热氧化工艺处理所述外延层以形成场氧化层，具体包括以下步骤：
以所述图形化的氮化硅层为掩蔽，通过温度范围为900℃至1200℃的热氧化工艺处理所述外延层，以形成场氧化层。
5.根据权利要求4所述的射频三极管的制备方法，其特征在于，在刻蚀所述场氧化层的衬底上依次形成第一多晶硅层，并对第一多晶硅层进行第一次P型离子注入，以形成第一离子掺杂区，具体包括以下步骤：
所述第一次P型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，在所述注入窗口下方的外延层中形成所述第一离子掺杂区。
6.根据权利要求5所述的射频三极管的制备方法，其特征在于，在所述注入窗口下方的外延层中，通过第二次P型离子注入工艺依次形成第二离子掺杂区，具体包括以下步骤：
所述第二次P型离子注入的剂量范围为1.0E12/cm2至1.0E14/cm2，注入能量范围60keV至120keV，在所述注入窗口下方的外延层中形成所述第二离子掺杂区。
7.根据权利要求6所述的射频三极管的制备方法，其特征在于，通过所述离子注入掩蔽层形成第三离子掺杂区，具体包括以下步骤：
N型离子注入的剂量范围为1.0E14/cm2至1.0E16/cm2，注入能量范围60keV至120keV，通过所述离子注入掩蔽层形成所述第三离子掺杂区。
8.根据权利要求1至7中任一项所述的射频三极管的制备方法，其特征在于，还包括：
在形成所述第三离子掺杂区后，以温度范围为800℃至1200℃的退火工艺对所述第一离子掺杂区、所述第二离子掺杂区和所述第三离子掺杂区进行退火处理。
9.根据权利要求1至7中任一项所述的射频三极管的制备方法，其特征在于，在形成所述第三离子掺杂区的衬底上形成金属电极，以完成所述射频三极管的制备，具体包括以下步骤：
在形成所述第三离子掺杂层的衬底上形成介质层；
分别在所述第一多晶硅层和第二多晶硅层的上方刻蚀形成接触孔；
通过金属溅射工艺形成连接所述接触孔的金属电极。
10.一种射频三极管，其特征在于，采用如权利要求1至9中任一项所述的射频三极管的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610099906.2A CN107104041A (zh) | 2016-02-23 | 2016-02-23 | 射频三极管的制备方法和射频三极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610099906.2A CN107104041A (zh) | 2016-02-23 | 2016-02-23 | 射频三极管的制备方法和射频三极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107104041A true CN107104041A (zh) | 2017-08-29 |
Family
ID=59658756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610099906.2A Pending CN107104041A (zh) | 2016-02-23 | 2016-02-23 | 射频三极管的制备方法和射频三极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107104041A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109119469A (zh) * | 2018-08-15 | 2019-01-01 | 深圳市福来过科技有限公司 | 一种晶体管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502330A (en) * | 1995-02-23 | 1996-03-26 | Texas Instruments Incorporated | Stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
| CN1503333A (zh) * | 2002-11-20 | 2004-06-09 | 联华电子股份有限公司 | 自对准双极型晶体管的制造方法与结构 |
| CN103915334A (zh) * | 2014-04-04 | 2014-07-09 | 中国电子科技集团公司第五十五研究所 | 高性能双层多晶硅双极型晶体管的制造方法 |
-
2016
- 2016-02-23 CN CN201610099906.2A patent/CN107104041A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502330A (en) * | 1995-02-23 | 1996-03-26 | Texas Instruments Incorporated | Stacked barrier-diffusion source and etch stop for double polysilicon BJT with patterned base link |
| CN1503333A (zh) * | 2002-11-20 | 2004-06-09 | 联华电子股份有限公司 | 自对准双极型晶体管的制造方法与结构 |
| CN103915334A (zh) * | 2014-04-04 | 2014-07-09 | 中国电子科技集团公司第五十五研究所 | 高性能双层多晶硅双极型晶体管的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109119469A (zh) * | 2018-08-15 | 2019-01-01 | 深圳市福来过科技有限公司 | 一种晶体管及其制作方法 |
| CN109119469B (zh) * | 2018-08-15 | 2021-05-07 | 山东同其信息科技有限公司 | 一种晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3026695B1 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN101572230A (zh) | 提高栅极侧壁氧化层厚度一致性的方法及栅极的制造方法 | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| JP6555552B2 (ja) | 横型絶縁ゲートバイポーラトランジスタの製造方法 | |
| CN108109916B (zh) | 双极晶体管及其制作方法 | |
| CN107104049A (zh) | 射频三极管的制备方法和射频三极管 | |
| CN107104041A (zh) | 射频三极管的制备方法和射频三极管 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN104637811B (zh) | 晶体管制造方法和晶体管 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN103137622B (zh) | 一种用于高压集成电路的半导体器件及其制造方法 | |
| CN107104145B (zh) | 场效应晶体管的制备方法和场效应晶体管 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN104241128B (zh) | 一种垂直SiGe FinFET的制备方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN104882409B (zh) | 一种具有集成电容的射频横向双扩散功率器件的制造方法 | |
| CN105845591B (zh) | 一种监测离子注入角度的方法 | |
| CN104332404B (zh) | Cmos工艺制造双极型晶体管的方法及双极型晶体管 | |
| CN104241356A (zh) | 一种dmos器件及其制作方法 | |
| CN109559990A (zh) | 一种快恢复二极管及其制作方法 | |
| CN104576372B (zh) | 一种半导体器件及其制造方法 | |
| CN108133893A (zh) | 高频三极管及其制作方法 | |
| CN108172615A (zh) | 高频三极管及其制作方法 | |
| CN104425572B (zh) | 一种自对准硅化物晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170829 |
|
| RJ01 | Rejection of invention patent application after publication |