CN102683395B - 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 - Google Patents

自对准抬升外基区锗硅异质结双极晶体管及其制备方法 Download PDF

Info

Publication number
CN102683395B
CN102683395B CN201210160811.9A CN201210160811A CN102683395B CN 102683395 B CN102683395 B CN 102683395B CN 201210160811 A CN201210160811 A CN 201210160811A CN 102683395 B CN102683395 B CN 102683395B
Authority
CN
China
Prior art keywords
base
polysilicon
layer
metal silicide
outer base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210160811.9A
Other languages
English (en)
Other versions
CN102683395A (zh
Inventor
付军
王玉东
张伟
李高庆
吴正立
崔杰
赵悦
刘志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201210160811.9A priority Critical patent/CN102683395B/zh
Publication of CN102683395A publication Critical patent/CN102683395A/zh
Priority to US13/625,233 priority patent/US20130313614A1/en
Priority to US14/189,106 priority patent/US9202901B2/en
Application granted granted Critical
Publication of CN102683395B publication Critical patent/CN102683395B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种自对准抬升外基区锗硅异质结双极晶体管,为解决现有产品基极电阻RB大等缺陷而设计。本发明自对准抬升外基区锗硅异质结双极晶体管主要包括Si集电区、局部介质区、基区、基区低电阻金属硅化物层、重掺杂多晶硅抬升外基区、外基区低电阻金属硅化物层、重掺杂多晶硅发射区、发射区低电阻金属硅化物层、发射区-基区隔离介质区、重掺杂单晶发射区。基区低电阻金属硅化物层延伸至发射区-基区隔离介质区外侧。本发明公开一种自对准抬升外基区锗硅异质结双极晶体管制备方法,用于制备上述双极晶体管。本发明自对准抬升外基区锗硅异质结双极晶体管及其制备方法有效地降低了基极电阻RB,工艺步骤简单,成本低。

Description

自对准抬升外基区锗硅异质结双极晶体管及其制备方法
技术领域
本发明涉及一种自对准抬升外基区锗硅异质结双极晶体管及其制备方法。
背景技术
平面硅双极晶体管是构建模拟集成电路的传统器件,但由于硅材料在速度上的先天劣势,历史上高频高速应用领域一直由砷化镓等III-V族化合物半导体器件主宰。窄禁带锗硅合金作为基区材料引入硅双极晶体管得到的锗硅异质结双极晶体管,在高频性能上有了很大的提高,同时还保持了硅基技术成本较低的优势,因此已经广泛应用于射频、微波和高速半导体器件基区集成电路领域,并部分替代了砷化镓等化合物半导体技术。
双极晶体管的基极电阻RB和集电极-基极电容CBC一直是制约器件高频性能进一步提高的主要寄生参数,其对器件高频性能指标的影响可用如下简化的表达式描述。
f max = f T 8 πR B C BC
其中,fT和fmax分别表示器件的截止频率和最高振荡频率。
此外,RB还是双极晶体管热噪声的主要来源。因此,为了提高器件的高频性能和改善器件的噪声性能,减小RB一直是双极晶体管器件与工艺优化的重要任务之一。
采用发射区-外基区自对准结构,即保证器件重掺杂外基区与发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距,是减小RB的有效途径之一。
对于通过外延方式生长锗硅基区的异质结双极晶体管,自对准抬升外基区的器件结构满足了较厚的重掺杂外基区与发射区相对位置的自对准要求,因而成为当今高性能自对准锗硅异质结双极晶体管工艺的标准器件结构。实现这种自对准抬升外基区器件结构的工艺方案大致可分为两类。一类的特点是自对准抬升外基区形成于基区外延之后,主要是借助平坦化工艺实现自对准结构。另一类首先淀积重掺杂的多晶抬升外基区,并利用光刻和刻蚀工艺形成发射区窗口,然后再利用选择性外延工艺在已形成的发射区窗口内生长基区外延层并与事先形成的重掺杂外基区多晶悬臂对接。
以上两类技术方案的共同缺点是工艺都比较复杂,前者需要昂贵的专用平坦化设备及工艺,后者由于其对器件性能起决定作用的基区需要采用工艺较难控制的选择性外延的方法来生长,从而可能引起相关的工艺质量控制问题,例如基区与预成形外基区之间通过选择性外延生长的连接基区中有可能出现空洞等缺陷的问题。因此,到目前为止,自对准抬升外基区锗硅异质结双极晶体管的器件结构及其工艺实现方案仍有待改进。
发明内容
为了克服上述的缺陷,本发明提出一种工艺简单且基极电阻RB更小的自对准抬升外基区锗硅异质结双极晶体管。
为达到上述目的,一方面,本发明提出一种自对准抬升外基区锗硅异质结双极晶体管,所述晶体管主要包括Si集电区、局部介质区、Si集电区和局部介质区上方的基区、基区上方的重掺杂多晶硅发射区和发射区-基区隔离介质区、重掺杂多晶硅发射区表面的发射区低电阻金属硅化物层、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区、基区表面的基区低电阻金属硅化物层、基区低电阻金属硅化物层上方的重掺杂多晶硅抬升外基区、重掺杂的多晶硅抬升外基区表面的外基区低电阻金属硅化物层、接触孔介质层、发射极金属电极以及基极金属电极;其中,所述基区由单晶锗硅基区和多晶锗硅基区组成;所述发射区-基区隔离介质区由L形氧化硅层和氮化硅内侧墙构成,所述基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧。
另一方面,本发明提供一种自对准抬升外基区锗硅异质结双极晶体管制备方法,所述方法至少包括下述步骤:
2.1制备第一导电类型的Si外延层,在所得Si外延层中形成局部介质区,Si外延层中未形成局部介质区的部分为Si集电区;
2.2在所得结构上方制备第二导电类型的锗硅基区,在对应Si集电区的位置形成单晶锗硅基区,在对应局部介质区的位置形成多晶锗硅基区;
2.3淀积或溅射第一金属层;
2.4淀积第一多晶硅层,形成重掺杂的第二导电类型的第一多晶硅层;在所述第一多晶硅层上淀积第一氧化硅层;
2.5有选择性地先后去掉第一氧化硅层、第一多晶硅层和第一金属层的中间部分,形成第一窗口,露出单晶锗硅基区表面的中间部分;剩余的第一多晶硅层形成多晶硅抬升外基区。
2.6淀积第二氧化硅层;
2.7淀积氮化硅层,再利用各向异性刻蚀方法在第一窗口内边缘形成氮化硅内侧墙;
2.8去除未被氮化硅侧墙覆盖的第二氧化硅层,形成L形氧化硅层以及由L形氧化硅层和氮化硅侧墙构成的发射区-基区隔离介质区,打开所述发射区-基区隔离介质区围成的发射区窗口,露出单晶锗硅基区表面的中间部分;
2.9淀积第二多晶硅层,并将所述第二多晶硅层重掺杂为第一导电类型的多晶硅层;
2.10将部分第二多晶硅层和部分第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区;
2.11通过先淀积氧化硅层再进行各向异性刻蚀方法在多晶硅发射区和剩余的第一氧化硅层外侧制备得到氧化硅外侧墙;
2.12在所得结构上淀积或溅射第二金属层;
2.13第一金属层分别与其所接触的多晶锗硅基区、部分单晶锗硅基区和多晶硅抬升外基区发生硅化反应得到基区低电阻金属硅化物层;第二金属层与其所接触的重掺杂的多晶硅抬升外基区发生硅化反应得到外基区低电阻金属硅化物层,第二金属层与其所接触的多晶硅发射区发生硅化反应得到发射区低电阻金属硅化物层;步骤2.10形成的重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区;
2.14淀积孔介质层,制备接触孔,引出发射极金属电极和基极金属电极。
特别是,步骤2.1中在Si外延层中制备局部介质区的方法为挖槽再填充介质材料或局部氧化。
特别是,步骤2.3中第一金属层的材质为钛、钴或镍中的一种;步骤2.12中第二金属层的材质为钛、钴或镍中的一种。
特别是,步骤2.6中第二氧化硅层的厚度为5nm至50nm之间。
特别是,步骤2.7中氮化硅内侧墙的形成方法是先淀积氮化硅再进行各向异性刻蚀,所述侧墙的宽度在10nm到500nm之间。
特别是,步骤2.9中将所述多晶硅层重掺杂为第一导电类型多晶硅层的方法为在淀积多晶硅层过程中采用原位掺杂的方法,或者在淀积之后采用剂量大于1014/cm2的离子注入的方法;
特别是,步骤2.13中形成基区低电阻金属硅化物层、外基区低电阻金属硅化物层和发射区低电阻金属硅化物的方法为利用一次或者多次快速热退火工艺。
特别是,步骤2.13中重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区的方法为利用上述形成基区低电阻金属硅化物层、外基区低电阻金属硅化物层和发射区低电阻金属硅化物的一次或多次快速热退火工艺,或者利用在此之前或者之后的快速热退火或者其他热扩散推进工艺。
本发明自对准抬升外基区锗硅异质结双极晶体管的基区低电阻金属硅化物层完全覆盖多晶锗硅基区表面和部分覆盖单晶锗硅基区表面并一直延伸至发射区-基区隔离介质区外侧,从而使得基区低电阻金属硅化物层与重掺杂单晶发射区的距离为(考虑到重掺杂多晶硅发射区中杂质通过发射区窗口外扩散形成重掺杂单晶发射区过程中的杂质横向扩散,此距离应略微小于)由L形氧化硅层和氮化硅内侧墙构成的发射区-基区隔离介质区的宽度,即L形氧化硅层厚度和氮化硅内侧墙宽度之和。可见,所述距离不受光刻最小套准间距尺寸的限制,而且可以通过优化工艺充分减小这一距离,即实现了自对准锗硅异质结双极晶体管器件结构,能够有效减小器件的基极电阻。
本发明器件的多晶硅抬升外基区20的掺杂即便采用离子注入的方式,离子注入引起的损伤区域也可以保证远离单晶锗硅基区14的中间部分(通过限制离子注入的能量来控制注入深度),况且该多晶硅抬升外基区还可以采用完全不引入注入损伤的原位掺杂,所以这种器件结构有利于抑制杂质的TED(瞬态增强扩散)、尽量减小单晶锗硅基区14中通过外延原位掺杂的杂质由于其后热开销引起的杂质再分布,从而保证优良的器件性能。
由于上述延伸至发射区-基区隔离介质区外侧、与重掺杂单晶发射区间距足够小的基区低电阻金属硅化物层的薄层电阻非常小,通常远小于重掺杂锗硅基区的薄层电阻,所以与通常的自对准锗硅异质结双极晶体管相比,本发明器件可以获得更小的基极电阻RB,从而能够进一步提高器件的噪声和射频微波功率性能。
由于除了基区低电阻金属硅化物层还在多晶硅抬升外基区表面形成了外基区低电阻金属硅化物层,以及还在多晶硅发射区表面形成了发射区低电阻金属硅化物层,因此不仅能够更进一步减小基极电阻,而且发射极电阻也得以有效减小,从而能够更进一步提高器件的噪声和射频微波功率性能。
本发明自对准抬升外基区锗硅异质结双极晶体管制备方法由于是利用金属硅化物工艺来实现自对准器件结构,因而无需采用通常的自对准锗硅异质结双极晶体管制备过程中必需的复杂工艺步骤,可以有效降低工艺复杂度和制造成本。
附图说明
图1~图14为本发明的工艺流程示意图。
具体实施方式
下面结合说明书附图和实施例对本发明做详细描述。
如图14所示,本发明自对准抬升外基区锗硅异质结双极晶体管主要包括Si集电区10、局部介质区12、Si集电区10和局部介质区12之上的基区、基区上方的重掺杂多晶硅发射区29和发射区-基区隔离介质区、重掺杂多晶硅发射区29表面的发射区低电阻金属硅化物层36、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区38、基区表面的基区低电阻金属硅化物层32、基区低电阻金属硅化物层32上方的重掺杂多晶硅抬升外基区20、重掺杂多晶硅抬升外基区20表面的外基区低电阻金属硅化物层34、接触孔介质层40、发射极金属电极42以及基极金属电极44。其中,基区由单晶锗硅基区14和多晶锗硅基区16组成;发射区-基区隔离介质区由L形氧化硅层25和氮化硅内侧墙26构成。基区低电阻金属硅化物层32一直延伸至发射区-基区隔离介质区外侧。优选结构中,基区低电阻金属硅化物层32完全覆盖多晶锗硅基区16,局部覆盖单晶锗硅基区14。
本发明的器件结构因为由金属层18经过硅化反应生成的基区低电阻金属硅化物32一直延伸到由L形氧化硅层25和氮化硅侧墙26构成的发射区-基区隔离介质区的外侧,从而使得基区低电阻金属硅化物层32与重掺杂单晶发射区38的间距等于(考虑到形成重掺杂单晶发射区38过程中杂质的横向扩散效应,应该略小于)L形氧化硅层25的厚度和氮化硅侧墙26的宽度之和。无论是L形氧化硅层25的厚度还是氮化硅侧墙26的宽度都与光刻工艺无关,因而可以不受限于而且可以远小于最小光刻套准间距。所以,基区低电阻金属硅化物层32与重掺杂单晶发射区38的间距就可以不受限于而且可以远小于最小光刻套准间距。因此,本发明所提出的金属硅化物自对准抬升外基区锗硅异质结双极晶体管的器件结构属于自对准结构,因而相比背景技术所涉及的普通非自对准器件结构可以获得更小的基极电阻RB
即使是背景技术涉及到的自对准器件,往往也只能保证重掺杂锗硅基区与重掺杂单晶发射区之间的自对准,而不能保证基区低电阻金属硅化物层与重掺杂单晶发射区间距的最小化,而本发明提出的器件结构直接保证了基区低电阻金属硅化物层32与重掺杂单晶发射区38的自对准及其间距的最小化,由于低电阻金属硅化物层的薄层电阻通常远小于重掺杂锗硅基区的薄层电阻,因此即使相比于背景技术所涉及的自对准器件,本发明提出的器件仍然可以进一步减小基极电阻RB,进而能够进一步优化器件的速度、噪声和射频微波功率性能。
制备本发明自对准抬升外基区锗硅异质结双极晶体管的步骤如下:
如图1所示,在半导体衬底(图中未画)上面制备第一导电类型的Si外延层。为了减小基区与集电区之间的电容CBC,可通过挖浅槽再填充介质材料的办法或局部氧化的方法在Si外延层中的部分区域内形成局部介质区12。局部介质区12一般为氧化硅,但并不限于此。形成局部介质区12之后的剩余的第一导电类型的Si外延层区域成为Si集电区10。
如图2所示,通过外延生长和原位掺杂的方法形成第二导电类型的锗硅基区,即在Si集电区10上面得到第二导电类型的单晶锗硅(一般是包含硅和锗硅的多层外延材料)基区14,在局部介质区12上面得到第二导电类型的多晶锗硅(一般是包含硅和锗硅的多层多晶材料)基区16。
如图3所示,淀积或溅射第一金属层18,该金属可以是但不限于是钛、钴或镍,厚度在5nm到500nm之间。
如图4所示,淀积第一多晶硅层20,通过其后剂量大于1014/cm2的离子注入或在上述淀积过程中采用原位掺杂的方法将其重掺杂为第二导电类型的第一多晶硅层20;在该第一多晶硅层20上淀积第一氧化硅层22;
如图5所示,通过光刻工艺有选择性地先后去掉第一氧化硅层22、第一多晶硅层20和第一金属层18的中间部分,形成第一窗口21,露出下面的单晶锗硅基区14的中间部分。剩余的第一多晶硅层称之为多晶硅抬升外基区。
如图6所示,淀积第二氧化硅层24,厚度在5nm到50nm之间。
如图7所示,通过先淀积一层氮化硅、然后再利用各向异性刻蚀的方法在第一窗口21的边缘形成氮化硅内侧墙26,该氮化硅内侧墙26宽度在10nm到500nm之间。
如图8所示,在氮化硅内侧墙26的掩蔽下,利用湿法腐蚀去除第二氧化硅层24未被氮化硅内侧墙26覆盖的部分,形成由L形氧化硅层25以及由L形氧化硅层25和氮化硅内侧墙26构成的发射区-基区隔离介质区,打开由发射区-基区隔离介质区围成的发射区窗口,再次露出单晶锗硅基区14的中间部分。
如图9所示,淀积第二多晶硅层28,并通过其后的剂量大于1014/cm2的离子注入或在上述淀积过程中采用原位掺杂的方法将其重掺杂为第一导电类型的第二多晶硅层28。
如图10所示,通过光刻工艺先后将部分多晶硅层28和部分第一氧化硅层22刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区29。
如图11所示,通过先淀积一层氧化硅、然后在利用各向异性刻蚀的方法形成氧化硅外侧墙30。
如图12所示,淀积或溅射第二金属层31,该金属层的材质可以是但不限于是钛、钴或镍。
如图13所示,利用一次或多次快速热退火工艺,使第一金属层18与下面接触的部分单晶锗硅基区14、多晶锗硅基区16以及与上面接触的多晶硅抬升外基区20发生硅化反应,最终形成基区低电阻金属硅化物层32,该基区低电阻金属硅化物层32可以是但不限于钛硅化物、钴硅化物或镍硅化物。第二金属层31与其所接触的重掺杂的多晶硅抬升外基区20发生硅化反应得到外基区低电阻金属硅化物层34,第二金属层31与其所接触的多晶硅发射区29发生硅化反应得到发射区低电阻金属硅化物层36。
与此同时、或先于、或后于上述金属硅化物工艺,利用热退火工艺或者热扩散推进工艺使重掺杂的第一导电类型的多晶硅发射区29中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区38。
如图14所示,可采用常规的半导体器件及其集成电路后道工艺,包括接触孔介质层淀积、接触孔光刻和刻蚀、以及互连金属层溅射、光刻和刻蚀等等,最终完成器件制备的工艺流程,其中40为接触孔介质层、42和44分别为发射极金属电极和基极金属电极。
考虑到本发明对集电极引出方式没有任何限制,因此在以上具体实施方案工艺流程图中均未演示集电区的引出电极。实际上,如果衬底(图中未画出)是重掺杂的第一导电类型的Si晶圆的话,集电极可从重掺杂的衬底背面引出;如果衬底是第二导电类型的Si晶圆的话,则集电极可通过在第二导电类型衬底上面形成第一导电类型的重掺杂埋层及重掺杂集电极Sinker等常规工艺,最终利用金属连线从晶圆正面引出。
本发明提出的器件制备工艺非常简单,因此具备器件加工制造工艺复杂度低、成本低廉的优点。
优选实施例:如图1至14所示,半导体衬底构成的Si外延层中通过挖浅槽再填充介质材料的办法在表面形成局部介质区12,没有形成局部介质区的部分形成了Si集电区10。局部介质区12的材质为氧化硅。在Si集电区上面得到包含硅和锗硅的多层外延材料的第二导电类型的单晶锗硅基区14,在局部介质区12上面得到包含硅和锗硅的多层多晶材料的第二导电类型的多晶锗硅基区16。
溅射第一钛金属层18;淀积并原位掺杂得到重掺杂的第二导电类型的第一多晶硅层20;在所得结构上淀积第一氧化硅层22。通过光刻工艺有选择性地先后去掉第一氧化硅层22、第一多晶硅层20和第一钛金属层18的中间部分,打开第一窗口21,露出下面的单晶锗硅基区14的中间部分。剩余的第一多晶硅层称之为多晶硅抬升外基区。淀积10nm厚的第二氧化硅层24。通过先淀积一层氮化硅、然后再利用各向异性刻蚀的方法在窗口的边缘形成氮化硅内侧墙26,该内侧墙宽度为100nm。
在氮化硅内侧墙26的掩蔽下,利用湿法腐蚀去除第二氧化硅层24未被氮化硅内侧墙26覆盖的部分,从而打开发射区窗口,再次露出单晶锗硅基区14的中间部分。淀积第二多晶硅层28,并通过其后的剂量为5×1015/cm2的离子注入将其重掺杂为第一导电类型的第二多晶硅层28。通过光刻工艺先后将部分第二多晶硅层28和部分第一氧化硅层22刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区29。
通过先淀积氧化硅层再进行各向异性刻蚀方法在多晶硅发射区29和剩余的第一氧化硅层22外侧制备得到氧化硅外侧墙30;在所得结构上溅射第二钛金属层31。
利用多次快速热退火工艺使第一金属层18与下面接触的部分单晶锗硅基区14和多晶锗硅基区16以及与上面接触的多晶硅抬升外基区20发生硅化反应,形成基区低电阻钛硅化物层32。第二金属层31与其所接触的重掺杂的多晶硅抬升外基区20发生硅化反应得到外基区低电阻钛硅化物层34,第二金属层31与其所接触的多晶硅发射区29发生硅化反应得到发射区低电阻钛硅化物层36。与此同时,利用热退火工艺使重掺杂的第一导电类型的多晶硅发射区29中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区38。淀积接触孔介质层40,进行接触孔光刻和刻蚀;完成互连金属层溅射、光刻和刻蚀,形成发射极金属电极42和基极金属电极44。最终完成器件制备的工艺流程。
以上,仅为本发明的较佳实施例,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (9)

1.一种自对准抬升外基区锗硅异质结双极晶体管,所述晶体管主要包括Si集电区、局部介质区、Si集电区和局部介质区上方的基区、基区上方的重掺杂多晶硅发射区和发射区-基区隔离介质区、重掺杂多晶硅发射区表面的发射区低电阻金属硅化物层、发射区-基区隔离介质区围成的发射区窗口下的重掺杂单晶发射区、基区表面的基区低电阻金属硅化物层、基区低电阻金属硅化物层上方的重掺杂多晶硅抬升外基区、重掺杂多晶硅抬升外基区表面的外基区低电阻金属硅化物层、接触孔介质层、发射极金属电极以及基极金属电极;其中,所述基区由单晶锗硅基区和多晶锗硅基区组成;所述发射区-基区隔离介质区由L形氧化硅层和氮化硅内侧墙构成,其特征在于:所述基区低电阻金属硅化物层一直延伸至发射区-基区隔离介质区外侧,所述基区低电阻金属硅化物层的下表面低于所述重掺杂多晶硅发射区的下表面,所述重掺杂多晶硅发射区的下表面为重掺杂多晶硅发射区与重掺杂单晶发射区之间的交界面。 
2.一种自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,所述方法至少包括下述步骤: 
2.1 制备第一导电类型的Si外延层,在所得Si外延层中形成局部介质区,Si外延层中未形成局部介质区的部分为Si集电区; 
2.2 在所得结构上方制备第二导电类型的锗硅基区,在对应Si集电区的位置形成单晶锗硅基区,在对应局部介质区的位置形成多晶锗硅基区; 
2.3 淀积或溅射第一金属层; 
2.4 淀积第一多晶硅层,形成重掺杂的第二导电类型的第一多晶硅层;在所述第一多晶硅层上淀积第一氧化硅层; 
2.5 有选择性地先后去掉第一氧化硅层、第一多晶硅层和第一金属层的中间部分,形成第一窗口,露出单晶锗硅基区表面的中间部分;剩余的第一多晶硅层形成多晶硅抬升外基区; 
2.6 淀积第二氧化硅层; 
2.7 淀积氮化硅层,再利用各向异性刻蚀方法在第一窗口内边缘形成氮化硅内侧墙; 
2.8 去除未被氮化硅侧墙覆盖的第二氧化硅层,形成L形氧化硅层以及由L形氧化硅层和氮化硅内侧墙构成的发射区-基区隔离介质区,打开所述发射区-基区隔离介质区围成的发射区窗口,露出单晶锗硅基区表面的中间部分; 
2.9 淀积第二多晶硅层,并将所述第二多晶硅层重掺杂为第一导电类型的多晶硅层; 
2.10 将部分第二多晶硅层和部分第一氧化硅层刻蚀掉,形成重掺杂的第一导电类型的多晶硅发射区; 
2.11 通过先淀积氧化硅层再进行各向异性刻蚀方法在多晶硅发射区和剩余的第一氧化硅层外侧制备得到氧化硅外侧墙; 
2.12 在所得结构上淀积或溅射第二金属层; 
2.13 第一金属层分别与其所接触的多晶锗硅基区、部分单晶锗硅基区和多晶硅抬升外基区发生硅化反应得到基区低电阻金属硅化物层;第二金属层与其所接触的重掺杂多晶硅抬升外基区发生硅化反应得到外基区低电阻金属硅化物层,第二金属层与其所接触的多晶硅发射区发生硅化反应得到发射区低电阻金属硅化物层;所述的步骤2.10形成的重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区; 
2.14 淀积孔介质层,制备接触孔,引出发射极金属电极和基极金属电极。 
3.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.1中在Si外延层中制备局部介质区的方法为挖槽再填充介质材料或局部氧化。 
4.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.3中第一金属层的材质为钛、钴或镍中的一种;步骤2.12中第二金属层的材质为钛、钴或镍中的一种。 
5.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.6中第二氧化硅层的厚度为5nm至50nm之间。 
6.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.7中氮化硅内侧墙的形成方法是先淀积氮化硅再进行各向异性刻蚀,所述侧墙的宽度在10nm到500nm之间。 
7.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.9中将所述多晶硅层重掺杂为第一导电类型多晶硅层的方法为在淀积多晶硅层过程中采用原位掺杂的方法,或者在淀积之后采用剂量大于1014/cm2的离子注入的方法。
8.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.13中形成基区低电阻金属硅化物层、外基区低电阻金属硅化物层和发射区低电阻金属硅化物的方法为利用一次或者多次快速热退火工艺。 
9.根据权利要求2所述的自对准抬升外基区锗硅异质结双极晶体管制备方法,其特征在于,步骤2.13中重掺杂的第一导电类型的多晶硅发射区中的杂质通过发射区窗口向下外扩散形成第一导电类型的重掺杂单晶发射区的方法为利用上述形成基区低电阻金属硅化物层、外基区低电阻金属硅化物层和发射区低电阻金属硅化物的一次或多次快速热退火工艺,或者利用在此之前或者之后的快速热退火或者热扩散推进工艺。 
CN201210160811.9A 2012-05-22 2012-05-22 自对准抬升外基区锗硅异质结双极晶体管及其制备方法 Expired - Fee Related CN102683395B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210160811.9A CN102683395B (zh) 2012-05-22 2012-05-22 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US13/625,233 US20130313614A1 (en) 2012-05-22 2012-09-24 METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME
US14/189,106 US9202901B2 (en) 2012-05-22 2014-02-25 Metal silicide self-aligned SiGe heterojunction bipolar transistor and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210160811.9A CN102683395B (zh) 2012-05-22 2012-05-22 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN102683395A CN102683395A (zh) 2012-09-19
CN102683395B true CN102683395B (zh) 2014-10-15

Family

ID=46815063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210160811.9A Expired - Fee Related CN102683395B (zh) 2012-05-22 2012-05-22 自对准抬升外基区锗硅异质结双极晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN102683395B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022109B (zh) * 2012-12-20 2015-02-04 清华大学 局部氧化抬升外基区全自对准双极晶体管及其制备方法
CN103022110B (zh) * 2012-12-20 2015-07-29 清华大学 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103400764B (zh) * 2013-07-24 2016-12-28 上海华虹宏力半导体制造有限公司 双极型晶体管的形成方法
CN105097505B (zh) * 2014-04-21 2017-10-20 北大方正集团有限公司 晶体管的多晶硅发射极制造的方法
CN105097507B (zh) * 2014-05-15 2018-06-05 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1667834A (zh) * 2004-03-13 2005-09-14 国际商业机器公司 在BiCMOS工艺中形成基极的方法
US6982442B2 (en) * 2004-01-06 2006-01-03 International Business Machines Corporation Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base
CN101106158A (zh) * 2007-07-02 2008-01-16 中电华清微电子工程中心有限公司 抬高外基区锗硅异质结晶体管及其制备工艺
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982442B2 (en) * 2004-01-06 2006-01-03 International Business Machines Corporation Structure and method for making heterojunction bipolar transistor having self-aligned silicon-germanium raised extrinsic base
CN1667834A (zh) * 2004-03-13 2005-09-14 国际商业机器公司 在BiCMOS工艺中形成基极的方法
CN101106158A (zh) * 2007-07-02 2008-01-16 中电华清微电子工程中心有限公司 抬高外基区锗硅异质结晶体管及其制备工艺
CN101359682A (zh) * 2008-09-12 2009-02-04 清华大学 自对准抬升外基区双极或异质结双极晶体管及其制备方法

Also Published As

Publication number Publication date
CN102683395A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN101359682B (zh) 自对准抬升外基区双极晶体管及其制备方法
US9553177B2 (en) Vertically base-connected bipolar transistor
US9202901B2 (en) Metal silicide self-aligned SiGe heterojunction bipolar transistor and method of forming the same
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
JP2000031155A (ja) 低雑音たて形バイポ―ラトランジスタとその製造方法
CN101106158A (zh) 抬高外基区锗硅异质结晶体管及其制备工艺
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102931226B (zh) 自对准锗硅异质结双极型三极管及其制作方法
CN103915334A (zh) 高性能双层多晶硅双极型晶体管的制造方法
CN102683401B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102097315B (zh) 实现硅锗异质结晶体管基区窗口的方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103681320B (zh) 锗硅异质结双极型三极管器件的制造方法
CN101958343B (zh) 三极管及其制造方法
CN100533762C (zh) 非自对准抬高外基区锗硅异质结晶体管及其制备工艺
CN102790081B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN103022110B (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103000679B (zh) 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN102738178B (zh) 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法
CN102723361B (zh) 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN103035686B (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
CN104425577B (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN102790079B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN102956480A (zh) 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件
CN102496626B (zh) 锗硅异质结双极晶体管结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141015

Termination date: 20180522

CF01 Termination of patent right due to non-payment of annual fee