CN101359682A - 自对准抬升外基区双极或异质结双极晶体管及其制备方法 - Google Patents

Abstract

本发明公开了属于半导体器件制备技术领域一种自对准抬升外基区双极或异质结双极晶体管及其制备方法。首先在基区上面淀积多层介质层，接着通过刻蚀形成发射区窗口，然后在窗口内形成介质内侧墙。接下来在淀积或生长并刻蚀形成发射极材料的基础上，对上述多层介质层进行选择性腐蚀，并在选择性腐蚀介质牺牲层后腾出的位置内利用选择性外延的方法形成抬升外基区，且通过发射区窗口介质内侧墙的隔离作用实现抬升外基区与发射区位置的自对准，从而有效地减少了器件的基极电阻，进而可改善器件的速度、频率以及噪声性能。

Description

自对准抬升外基区双极或异质结双极晶体管及其制备方法

技术领域

本发明属于半导体器件及其制备技术领域，特别涉及利用选择性外延生长自对准抬升外基区的一种自对准抬升外基区双极或异质结双极晶体管及其制备方法。

背景技术

平面Si双极晶体管是构建模拟集成电路的传统器件。但由于硅材料在速度上的先天劣势，历史上高频高速应用领域一直由GaAs等III-V族化合物半导体器件主宰。窄禁带SiGe合金作为基区材料引入Si双极晶体管得到的SiGe异质结双极晶体管，在高频性能上有了很大的提高，同时还保持了Si基技术成本较低的优势，因此已经广泛应用于射频微波集成电路领域，并部分替代了GaAs等化合物半导体器件。

双极晶体管的基极电阻R_B和集电极-基极电容C_BC一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。

$f_{\max }=\sqrt{\frac{f_T}{8\mathrm{\π}{R}_B{C}_{\mathrm{BC}}}}$

其中，f_T和f_max分别表示器件的截止频率和最高振荡频率。此外，R_B还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和降低器件的噪声系数，减小R_B一直是双极晶体管器件与工艺优化的重要任务。采用自对准结构，即保证器件重掺杂外基区与发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小R_B的有效途径之一。

对于通过外延方式生长Si或SiGe基区的双极晶体管或异质结双极晶体管，自对准抬升外基区的器件结构满足了较厚的重掺杂外基区与发射区相对位置的自对准要求，因而成为当今高性能自对准Si双极晶体管和SiGe异质结双极晶体管工艺的标准器件结构。实现这种自对准抬升外基区器件结构的工艺方案大致可分为两类。一类的特点是自对准抬升外基区形成于基区外延之后，主要是借助平坦化工艺实现自对准结构，相应的典型专利有US7026666-B2、EP1139408-A和US2005012180-A1等。另一类首先淀积重掺杂的多晶抬升外基区，并利用光刻和刻蚀工艺形成发射区窗口，然后再利用选择性外延工艺在已形成的发射区窗口内生长基区外延层并与事先形成的重掺杂外基区多晶悬臂对接。例如EP818829-A、JP6291133-A、EP911883-A等专利都属于这一类。以上两类技术方案的共同缺点是工艺都比较复杂，前者需要昂贵的专用平坦化设备及工艺，后者由于其对器件性能起决定作用的基区需要采用工艺较难控制的选择性外延的方法来生长，从而可能引起相关的工艺质量控制问题，例如基区与预成形外基区之间通过选择性外延生长的连接基区中有可能出现空洞等缺陷的问题。因此，到目前为止，自对准抬升外基区双极晶体管或异质结双极晶体管的器件结构及其工艺实现方案仍有待改进。基于此，我们提出了以下的技术方案。

发明内容

本发明的目的是提出一种对设备和工艺条件要求相对较低、可基于简单可控的常规工艺的自对准抬升外基区双极或异质结双极晶体管及其制备方法。

本发明提出的选择性外延自对准抬升外基区双极晶体管或异质结双极晶体管的器件结构主要包括由半导体衬底构成的或位于半导体衬底表面的、第一导电类型的Si集电区，位于集电区上面、相反的第二导电类型的Si或SiGe基区，在基区上面形成的发射区窗口及其内侧的介质内侧墙，位于基区上面、至少部分位于发射区窗口内侧墙之间的第一导电类型的多晶或单晶Si发射区，和位于基区上面、发射区窗口外面、围绕发射区窗口内侧墙并与基区大面积相连的、相反的第二导电类型的Si或SiGe抬升外基区。上述第一导电类型和相反的第二导电类型是指利用施主或受主杂质掺杂半导体形成的主要靠电子导电的N型材料或主要靠空穴导电的P型材料。

根据本发明用于制备选择性外延自对准抬升外基区双极晶体管或异质结双极晶体管的主要工艺流程包括以下主要步骤：

1.在由半导体衬底构成的或位于半导体衬底表面的、第一导电类型的Si集电区上面通过外延生长的方法形成相反的第二导电类型的Si或SiGe基区；

2.在基区上面淀积若干层介质层、并通过光刻的手段刻出发射区窗口，接着在发射区窗口的内侧形成介质侧墙；

3.在腐蚀掉发射区窗口内、介质内侧墙包围的发射区窗口底部的介质层之后，在露出的基区上面淀积或外延生长并形成第一导电类型的多晶或单晶Si发射区材料，然后利用光刻方法形成器件的发射极；

4.利用选择性腐蚀的方法去除位于基区上面、发射区窗口外、围绕介质内侧墙的牺牲介质层，再通过选择性外延工艺在露出的基区上面、发射区窗口外、围绕发射区窗口内侧墙生长相反的第二导电类型的Si或SiGe抬升外基区层。

所述介质层是指半导体集成电路工艺中常用的绝缘介质层氧化硅或氮化硅。

从上述器件结构及其工艺实现方法可见，本发明具有以下优点：

1.抬升外基区与基区在发射区窗口以外相互连接形成器件的基极，因为抬升外基区层可以较厚并重掺杂，而且在发射区窗口以外与预先形成的单晶或多晶基区大面积相连，尤其是抬升外基区是通过发射区窗口介质内侧墙与发射区分隔开的，因而二者的间距并不受限于光刻的套准间距，而是取决于发射区窗口介质内侧墙的宽度(可远小于光刻套准间距)，即实现了抬升外基区和发射区相对位置的自对准，从而既有利于减小基极电阻，又保证了抬升外基区和发射区之间相对位置的对称性，与常规非自对准双极晶体管或异质结双极晶体管相比，可有效提高器件的速度、频率及噪声性能。

2.除了具备选择性外延功能的Si或SiGe外延生长设备及其相关工艺以外，本发明只需要常用的半导体集成电路加工设备及常规工艺，且制备工艺简单，有利于降低工艺复杂性及制造成本。

3.与EP818829-A、JP6291133-A、EP911883-A等专利通过选择性外延生长器件基区的方案相比，本发明由于只是利用选择性外延生长或淀积抬升外基区，所以可降低器件性能对选择性外延质量的依赖度和敏感度，因而能够有效地简化工艺控制，减少工艺控制成本。

附图说明

图1～图14为本发明提出的选择性外延自对准抬升外基区双极晶体管或异质结双极晶体管的具体制备方案的工艺流程截面图。

具体实施方式

作为一个实施方案的实例，本发明提出的选择性外延自对准抬升外基区双极晶体管或异质结双极晶体管的具体制备工艺步骤如下：

1.由半导体衬底构成的或位于半导体衬底表面的、第一导电类型的Si集电区12(如图1所示)。为了减小基区与集电区之间的电容C_BC，可通过挖浅槽再填充介质材料的办法或局部氧化的方法在集电区表面形成局部介质区14。局部介质区14一般为氧化硅，但并不限于此。

2.通过外延生长和原位掺杂的方法形成相反的第二导电类型的Si或SiGe基区，即在Si集电区12上面得到单晶第二导电类型的Si或SiGe基区16，在局部介质区14上面得到多晶第二导电类型的Si或SiGe基区18，当然本发明也适用于在集电区12上不形成局部介质区14的情况。在这种情况下，图1中的14就等同于12，18等同于16。

3.如图2所示，依次淀积10nm-50nm氧化硅层20、100nm-200nm氮化硅牺牲层22和200nm-300nm氧化硅层24。

4.如图3所示，通过一步光刻，并利用各向异性刻蚀的方法，先后刻掉氧化硅层24和氮化硅牺牲层22，利用刻蚀氮化硅和刻蚀氧化硅之间较大的刻蚀(速率)比，可使刻蚀可靠地停止在氧化硅层20上面，从而形成发射区窗口26。为保证发射区窗口下对应的基区为单晶材料，发射区窗口26的边缘距离介质区14边缘的横向间距应不小于光刻允许的最小套准间距。

5.通过先淀积100nm-300nm氧化硅层、再利用各向异性刻蚀的方法回刻，在发射区窗口26的内侧壁上形成氧化硅内侧墙，如图4中的28所示。

6.利用湿法腐蚀的方法，例如利用氢氟酸HF，去除氧化硅内侧墙包围的发射区窗口底部的氧化层20，从而使下面的单晶基区16暴露出来。在此过程中，发射区窗口以外的氧化层24和发射区窗口氧化硅内侧墙28也会被腐蚀掉相应的厚度。但只要在前面的工艺中保证24和28的厚度远大于20的厚度，在这步腐蚀完成之后，24和28就仍然能够保持足够的厚度用于隔离器件的发射极与抬升外基区。紧接着，淀积或外延生长200nm-400nm的多晶或单晶Si层30，作为器件的发射区材料，如图5所示。层30要求为第一导电类型的重掺杂材料，其杂质掺杂既可在淀积过程中通过原位掺杂的方式，也可在淀积之后利用大剂量离子注入的方法来完成。

7.在层30上淀积150nm-200nm的氧化硅覆盖层32，如图6所示。

8.如图7所示，再利用一步光刻和各向异性刻蚀先后刻掉氧化硅覆盖层32、多晶或单晶Si层30和氧化硅层24，并利用刻蚀氧化硅的工艺对于氮化硅刻蚀的选择性，使刻蚀停止在氮化硅牺牲层22上面。经过这步刻蚀，层30的剩余部分就成为器件的发射极电极，它与刻蚀剩下的层24和覆盖氧化层32一起构成的岛状结构不妨称之为发射极岛。

9.通过先淀积100nm-300nm氧化硅层、再利用各向异性刻蚀的方法回刻，在发射极岛的四周形成氧化硅外侧墙34，参见图8。

10.利用湿法腐蚀的方法，如利用热磷酸作为腐蚀液，选择性地腐蚀掉氮化硅牺牲层22。这里采用湿法腐蚀的原因，就是利用腐蚀液的流动性以及湿法腐蚀氮化硅与腐蚀氧化硅的选择性，在隔离氧化层20和24、氧化层内侧墙28和氧化层外侧墙34以及发射极上面的氧化硅覆盖层32的保护下，将氮化硅牺牲层22暴露在外面的部分以及隐蔽在氧化硅外侧墙34和氧化硅层24下面的部分一起腐蚀干净，如图9所示。

11.如图10所示，利用湿法腐蚀的办法，例如利用氢氟酸HF作为腐蚀液，将发射区窗口以外、覆盖在单晶基区16和多晶基区18上面的氧化硅层20腐蚀干净，而氧化硅层20在氧化硅内侧墙28下面的部分得以保留。在此过程中，凡是暴露在湿法腐蚀液中的氧化硅层，包括氧化硅覆盖层32、氧化硅外侧墙34、氧化硅层24以及发射区窗口内侧墙28，也都会被腐蚀掉相应的厚度。但只要在前面的工艺保证24、28、32和34的厚度远大于20的厚度，在这步腐蚀完成之后，这些氧化硅层就仍然能够保持足够的厚度用于隔离器件的发射极与抬升外基区。

12.利用选择性外延工艺在发射区窗口以外的单晶基区16和多晶基区18上面分别生长和淀积第二导电类型的单晶Si或SiGe抬升外基区层36和多晶Si或SiGe抬升外基区层38。在选择性外延过程中，层36和层38都通过原位重掺杂并相互连接、并与单晶基区16和多晶基区18相连接成为器件的基极电极，如图11所示。

13.利用湿法腐蚀的办法，例如利用氢氟酸HF作为腐蚀液，腐蚀掉氧化硅覆盖层32和氧化硅外侧墙34。然后再通过先淀积100nm-300nm氧化硅层、再利用各向异性刻蚀的方法回刻，在发射极岛的四周形成新的氧化硅外侧墙40，如图12所示。可见，氧化硅外侧墙40、氧化硅层24、发射区窗口氧化硅内侧墙28及其下面保留的部分氧化硅层20起到了隔离发射极30和抬升外基区36和38的作用，而器件的重掺杂发射极30和单晶基区16的交界面边缘与重掺杂抬升外基区36的间距不受限于光刻的套准间距，而是取决于发射区窗口氧化硅内侧墙28的宽度(可远小于光刻套准间距)，即实现了抬升外基区和发射区的自对准。

14.下面可采用常规工艺，包括通过形成自对准硅化物，完成器件制备的前端工艺。如图13中的42和44分别代表在发射极30和抬升外基区38上面形成的钛硅化物、钴硅化物或镍硅化物，而氧化硅外侧墙40在这里起到了自对准隔离42和44的作用。再后来，如图14所示，可采用常规的后端工艺，包括介质层46的淀积，光刻、刻蚀接触孔以及金属化(48和50分别为发射极和基极引出电极连线)等等，最终完成器件制备的工艺流程。

注意：考虑到本发明对集电极引出方式没有任何限制，因此在以上具体实施方案工艺流程图中均未显示集电区的引出电极。实际上，如果整个衬底都是集电区的话，集电极可从重掺杂的衬底背面引出；如果集电区只是位于相反导电类型衬底的表面，则集电极可利用通常的重掺杂埋层及集电极Sinker等结构和工艺，最终利用金属连线从正面引出。

Claims (7)

1.一种选择性外延自对准抬升外基区双极或异质结双极晶体管的结构，其特征在于，在半导体衬底或位于半导体衬底表面形成第一导电类型的Si集电区，位于集电区上面、相反的第二导电类型的Si或SiGe基区，在基区上面形成的发射区窗口及其内侧的介质内侧墙，位于基区上面、至少部分位于发射区窗口内侧墙之间的第一导电类型的多晶或单晶Si发射区，和位于基区上面、发射区窗口外面、围绕发射区窗口内侧墙并与基区大面积相连的、相反的第二导电类型的Si或SiGe抬升外基区。

2.一种选择性外延自对准抬升外基区双极或异质结双极晶体管的制备方法，基于常用的半导体集成电路加工设备及常规工艺，其特征在于，其主要包括以下工艺步骤：

1)在由半导体衬底构成的或位于半导体衬底表面的、第一导电类型的Si集电区上面通过外延生长的方法形成相反的第二导电类型的Si或SiGe基区；

2)在基区上面淀积若干层介质层、并通过光刻的手段刻出发射区窗口，接着在发射区窗口的内侧形成介质侧墙；

3)在腐蚀掉发射区窗口内、介质内侧墙包围的发射区窗口底部的介质层之后，在露出的基区上面淀积或外延生长并形成第一导电类型的多晶或单晶Si发射区材料，然后利用光刻方法形成器件的发射极；

4)利用选择性腐蚀的方法去除位于基区上面、发射区窗口外、围绕介质内侧墙的牺牲介质层，再通过选择性外延工艺在露出的基区上面、发射区窗口外、围绕发射区窗口内侧墙生长相反的第二导电类型的Si或SiGe抬升外基区层。

3.根据权利要求2所述选择性外延自对准抬升外基区双极或异质结双极晶体管的制备方法，其特征在于，所述抬升外基区是利用选择性外延工艺形成的，且用于容纳选择性外延工艺生长或淀积的抬升外基区的空间是通过选择性腐蚀预先光刻、刻蚀成形的氮化硅牺牲层提供的。

4.根据权利要求2所述选择性外延自对准抬升外基区双极或异质结双极晶体管的制备方法，其特征在于，所述选择性腐蚀预先光刻、刻蚀成形的氮化硅牺牲层是在将被腐蚀氮化硅层与基区和将被腐蚀氮化硅层与发射极材料隔离开的氧化硅隔离层、氧化硅内、外侧墙以及发射极上面的氧化硅覆盖层的保护下进行的；从而提供容纳选择性外延工艺生长或淀积的抬升外基区的空间。

5.根据权利要求2所述选择性外延自对准抬升外基区双极或异质结双极晶体管的制备方法，其特征在于，所述选择性腐蚀预先光刻、刻蚀成形的氮化硅牺牲层采用热磷酸湿法腐蚀工艺。

6.根据权利要求2所述选择性外延自对准抬升外基区双极或异质结双极晶体管的制备方法，其特征在于，所述介质层是指半导体集成电路工艺中常用的绝缘介质层氧化硅或氮化硅。

7.根据权利要求2所述选择性外延自对准抬升外基区双极或异质结双极晶体管的制备方法，其特征在于，所述抬升外基区是利用选择性外延工艺形成的单晶或单晶和多晶复合材料。

Images