CN102496626B - 锗硅异质结双极晶体管结构 - Google Patents

锗硅异质结双极晶体管结构 Download PDF

Info

Publication number
CN102496626B
CN102496626B CN201110453797.7A CN201110453797A CN102496626B CN 102496626 B CN102496626 B CN 102496626B CN 201110453797 A CN201110453797 A CN 201110453797A CN 102496626 B CN102496626 B CN 102496626B
Authority
CN
China
Prior art keywords
type impurity
emitter
dielectric layer
silicon
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110453797.7A
Other languages
English (en)
Other versions
CN102496626A (zh
Inventor
张伟
付军
王玉东
刘志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201110453797.7A priority Critical patent/CN102496626B/zh
Publication of CN102496626A publication Critical patent/CN102496626A/zh
Application granted granted Critical
Publication of CN102496626B publication Critical patent/CN102496626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开一种锗硅异质结双极晶体管结构，为解决现有结构基极和集电极之间高寄生电容的缺陷而设计。本发明锗硅异质结双极晶体管结构中在沿垂直于基片的方向上，外基区下方无集电区，且无与集电极相连的导电层。该结构的加工主要步骤包括：在P型衬底上制作两个沿中心线对称的N+埋层区，生长N-硅层；形成N+Sinker、P-区和隔离环；在集电区内注入N型杂质；淀积介质层和多晶硅；对应集电区开窗口并在其中生长单晶SiGe，窗口外生长多晶SiGe；发射极和集电极处开窗口并淀积N型多晶硅；淀积介质层并设电极。本发明锗硅异质结双极晶体管结构适用于射频性能要求高的器件中，尤其是击穿电压BVceo大于8V的功率器件中。

Description

锗硅异质结双极晶体管结构
技术领域
本发明涉及一种锗硅异质结双极晶体管结构。
背景技术
具有能带工程特点的锗硅异质结双极晶体管（SiGe HBT），其性能明显优于常规的硅双极晶体管。NPN型SiGe HBT的能带结构有利于发射区的电子向基区注入，同时抑制了基区空穴向发射区注入，因此提高了发射极的注入效率，电流增益主要由能带确定而不再仅仅由发射区和基区的杂质浓度比确定，使基区杂质浓度可以大幅提高，做到基区很薄但基区电阻却可以很小，使得器件有很好的频率、功率增益及其噪声等性能。
目前普遍使用的SiGe HBT其剖面为如图1所示的叉指结构，图中的N-区为集电区，N-区下面为N+埋层，该N+埋层通过N+Sinker连至表面集电极金属连线引出。作为集电极的N+埋层和N-区之上除了有氧化层，还有外基区和基极金属连线，从而不可避免地形成了基极（B）和集电极（C）之间的寄生电容，降低了器件的射频（RF）性能。
发明内容
为了克服上述的缺陷，本发明提供一种基极和集电极间低寄生电容的锗硅异质结双极晶体管结构。
为达到上述目的，本发明锗硅异质结双极晶体管结构中在沿垂直于基片的方向上，外基区下方无集电区，且无与集电极相连的导电层。
特别是，所述晶体管结构的加工步骤包括：
在P型硅衬底上制作两个独立的N+埋层区，所述两个N+埋层区沿中心线对称；
在衬底和N+埋层区上外延生长N-硅外延层；
在所述N-硅外延层上，采用离子注入，对应所述N+埋层区上远离中心线的一端注入N型杂质形成重掺杂，对应外基区位置注入P型杂质，在N+埋层区之外的区域注入P型杂质；
使用高温推进工艺，N-硅外延层中所注入的N型杂质扩散至所述N+埋层区，形成N+Sinker；外基区位置所注入P型杂质在N-硅外延层上形成P-区，所述P-区与P型硅衬底相连；N+埋层区之外的区域所注入P型杂质使该处的N-硅外延层全部反型为P型，形成隔离环；
在所得结构的表面上，使用硅局部氧化工艺在对应发射极、集电极和衬底引出电极位置处生成有源区，其余区域生成二氧化硅；
在发射区内选择性离子注入N型杂质；
在所得结构表面上依次淀积介质层和多晶硅层；
在对应选择注入发射区处开窗口后进行SiGe外延，使在窗口内生长出单晶SiGe，在窗口外生长出多晶SiGe；
在所得结构表面上淀积介质层；
在发射极和集电极处的介质层上开窗口，淀积N型多晶硅层，或淀积非掺杂多晶硅并离子注入N型杂质；刻蚀出发射极和集电极多晶硅电极后，自对准离子注入P型杂质，使外基区多晶硅形成P型杂质的重掺杂；
在所得结构表面上淀积介质层，使用快速退火工艺激活离子注入的杂质；干法刻蚀介质层，在发射极多晶硅两侧和集电极多晶硅两侧获得侧墙后淀积钛金属层，用两步退火法在外基区多晶、发射极多晶和集电极多晶上获得金属硅化物；
在所得结构表面上淀积介质层，在所述介质层上对应基极、发射极和集电极的位置处开设接触孔；
在所述接触孔内淀积金属，加工形成金属电极。
特别是，所述晶体管结构的加工步骤包括：
在P型硅衬底上制作两个独立的N+埋层区，所述两个N+埋层区沿中心线对称；
在衬底和N+埋层区上外延生长N-硅外延层；
在所述N-硅外延层上，采用离子注入，对应所述N+埋层区上远离中心线的一端注入N型杂质形成重掺杂，对应外基区位置注入P型杂质，在N+埋层区之外的区域注入P型杂质；
使用高温推进工艺，N-硅外延层中所注入的N型杂质扩散至所述N+埋层区，形成N+Sinker；外基区位置所注入P型杂质在N-硅外延层上形成P-区，所述P-区与P型硅衬底相连；N+埋层区之外的区域所注入P型杂质使该处的N-硅外延层全部反型为P型，形成隔离环；
在所得结构的表面上，使用硅局部氧化工艺在对应发射极、集电极和衬底引出电极位置处生成有源区，其余区域生成二氧化硅；
在发射区内选择性离子注入N型杂质；
在所得结构表面上依次淀积介质层和多晶硅层；
在对应选择注入发射区处开窗口后进行SiGe外延，使在窗口内生长出单晶SiGe，在窗口外生长出多晶SiGe；
在所得结构表面上淀积介质层；
在发射极介质层上开窗口，淀积N型多晶硅层，或淀积非掺杂多晶硅并离子注入N型杂质；刻蚀出发射极多晶硅电极后，自对准离子注入P型杂质，使外基区多晶硅形成P型杂质的重掺杂；
在所得结构表面上淀积介质层，使用快速退火工艺激活离子注入的杂质；干法刻蚀介质层，在发射极多晶硅两侧获得侧墙并刻蚀去掉集电极N+Sinker上的介质层后淀积钛金属层，用两步退火法在外基区多晶、发射极多晶和集电极N+Sinker上获得金属硅化物；
在所得结构表面上淀积介质层，在所述介质层上对应基极、发射极和集电极的位置处开设接触孔；
在所述接触孔内淀积金属，加工形成金属电极。
进一步，所述外延生长的N-硅层厚度大于1微米。
特别是，与有源区同时生成的二氧化硅层的厚度不大于所述硅外延层厚度。
特别是，所述钛金属层可替换成镍金属层或钴金属层。
本发明锗硅异质结双极晶体管结构的外基区之下没有集电区，也没有与集电极相连的导电层，结构更加合理，有效地降低了基极与集电极之间的寄生电容，提高器件的射频（RF）性能。
附图说明
图1为现有SiGe HBT结构剖视图。
图2为本发明第一优选实施例制备工艺步骤之一。
图3为本发明第一优选实施例制备工艺步骤之二。
图4为本发明第一优选实施例制备工艺步骤之三。
图5为本发明第一优选实施例制备工艺步骤之四。
图6为本发明第一优选实施例制备工艺步骤之五。
图7为本发明第一优选实施例制备工艺步骤之六。
图8为本发明第一优选实施例制备工艺步骤之七。
图9为本发明第一优选实施例制备工艺步骤之八。
图10为本发明第一优选实施例制备工艺步骤之九。
图11为本发明第二优选实施例制备工艺步骤之七。
图12为本发明第二优选实施例制备工艺步骤之八。
图13为本发明第二优选实施例制备工艺步骤之九。
具体实施方式
下面结合说明书附图和实施例对本发明做详细描述。
为了有效地降低了基极与集电极之间的寄生电容，提高器件的射频（RF）性能，本发明锗硅异质结双极晶体管结构中在沿垂直于基片的方向上，外基区下方无集电区，且无与集电极相连的导电层。
为了实现上述结构，采用常规微细加工技术，其第一优选实施例的工艺步骤如下：
1.如图2所示，在P型硅衬底上制作两个独立的N+埋层区，两个N+埋层区沿中心线对称。具体的生长工艺不限，可以使用选择性扩散工艺，也可以使用注入或注入后热处理的工艺。
2.如图3所示，在衬底和N+埋层区上大面积外延生长N-硅外延层，外延层的厚度由SiGe HBT的基极与集电极之间的结击穿电压决定，功率器件的击穿电压较高，外延层厚度通常都大于1um。
3.如图4所示，在N-硅外延层上，采用离子注入工艺，对应N+埋层区上远离中心线的一端注入N型杂质形成重掺杂，对应外基区位置（中心线及其附近）注入P型杂质，离子注入的能量根据器件的击穿电压决定；在N+埋层区之外的区域注入P型杂质。离子注入后，使用高温推进工艺，N-硅外延层中所注入的N型杂质扩散至所述N+埋层区，形成N+Sinker；外基区位置所注入P型杂质在N-硅外延层上形成P-区，该P-区与P型衬底相连；N+埋层区之外的区域所注入P型杂质使该处的N-硅外延层全部反型为P型，形成隔离环。
4.如图5所示，在所得结构的表面上，使用硅局部氧化工艺在对应发射极、集电极和衬底引出电极位置处生成有源区，其余区域生成二氧化硅层。理论上有源区之外的二氧化硅厚度是越厚越好，但由于二氧化硅的厚度达到一定程度之后，按照X2=Bt（X=二氧化硅厚度，t=生长时间）的生长规律，生成二氧化硅的速度越来越缓慢，效率很低。因此一般选择二氧化硅的厚度不大于1微米。
5.如图6所示，在发射区内选择性离子注入N型杂质，注入的能量和剂量由HBT的击穿电压决定。
6.如图7所示，在所得结构表面上淀积介质层和多晶硅层；在对应选择注入发射区处开窗口后进行SiGe外延，使在窗口内生长出单晶SiGe，在窗口外生长出多晶SiGe。
7.如图8所示，在所得结构表面上淀积介质层；在介质层上的发射极和集电极处开窗口，淀积N型多晶硅层，或淀积非掺杂多晶硅并离子注入N型杂质。刻蚀出发射极和集电极多晶硅电极后，自对准离子注入P型杂质，使外基区多晶硅形成P型杂质的重掺杂。
8.如图9所示，在所得结构表面上淀积介质层，使用快速退火工艺激活离子注入的杂质；干法刻蚀介质层，在发射极多晶硅两侧和集电极多晶硅两侧获得侧墙后淀积金属层，金属层的材质优选钛、镍或钴。用两步退火法在外基区多晶、发射极多晶和集电极多晶上获得金属硅化物；在所得结构表面上淀积介质层，在介质层上对应基极、发射极和集电极的位置处开设接触孔。
9.如图10所示，在接触孔内淀积金属，加工形成金属电极。
第二优选实施例的工艺步骤：步骤1’至步骤6’与第一优选实施例的步骤1至步骤6相同，步骤7’至步骤9’为：
7’.如图11所示,在所得结构表面上淀积介质层；在发射极介质层上开窗口，淀积N型多晶硅层，或淀积非掺杂多晶硅并离子注入N型杂质；刻蚀出发射极多晶硅电极后，自对准离子注入P型杂质，使外基区多晶硅形成P型杂质的重掺杂。此步骤与第一优选实施例步骤7的主要差别是仅在发射极处有N型多晶硅。
8’.如图12所示,在所得结构表面上淀积介质层，使用快速退火工艺激活离子注入的杂质；干法刻蚀介质层，在发射极多晶硅两侧获得侧墙并刻蚀去掉集电极N+Sinker上的介质层后淀积钛（镍或钴）金属层，用两步退火法在外基区多晶、发射极多晶和集电极N+Sinker上获得金属硅化物；在所得结构表面上淀积介质层，在介质层上对应基极、发射极和集电极的位置处开设接触孔。
9’.如图13所示,在所述接触孔内淀积金属，加工形成金属电极。
以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (4)

1.一种锗硅异质结双极晶体管结构，其特征在于：所述晶体管结构中在沿垂直于基片的方向上，外基区下方无集电区，且无与集电极相连的导电层； 
所述晶体管结构的加工步骤包括： 
在P型硅衬底上制作两个独立的N+埋层区，所述两个N+埋层区沿中心线对称； 
在衬底和N+埋层区上外延生长N-硅外延层； 
在所述N-硅外延层上，采用离子注入，对应所述N+埋层区上远离中心线的一端注入N型杂质形成重掺杂，对应外基区位置注入P型杂质，在N+埋层区之外的区域注入P型杂质； 
使用高温推进工艺，N-硅外延层中所注入的N型杂质扩散至所述N+埋层区，形成N+Sinker；外基区位置所注入P型杂质在N-硅外延层上形成P-区，所述P-区与P型硅衬底相连；N+埋层区之外的区域所注入P型杂质使该处的N-硅外延层全部反型为P型，形成隔离环； 
在所得结构的表面上，使用硅局部氧化工艺在对应发射极、集电极和衬底引出电极位置处生成有源区，其余区域生成二氧化硅； 
在发射区内选择性离子注入N型杂质； 
在所得结构表面上依次淀积介质层和多晶硅层； 
在对应选择注入发射区处开窗口后进行SiGe外延，使在窗口内生长出单晶SiGe，在窗口外生长出多晶SiGe； 
在所得结构表面上淀积介质层； 
在发射极和集电极处的介质层上开窗口，淀积N型多晶硅层，或淀积非掺杂多晶硅并离子注入N型杂质；刻蚀出发射极和集电极多晶硅电极后，自对准离子注入P型杂质，使外基区多晶硅形成P型杂质的重掺杂； 
在所得结构表面上淀积介质层，使用快速退火工艺激活离子注入的杂质； 干法刻蚀介质层，在发射极多晶硅两侧和集电极多晶硅两侧获得侧墙后淀积钛金属层，用两步退火法在外基区多晶、发射极多晶和集电极多晶上获得金属硅化物； 
在所得结构表面上淀积介质层，在所述介质层上对应基极、发射极和集电极的位置处开设接触孔； 
在所述接触孔内淀积金属，加工形成金属电极 ；
或； 
所述晶体管结构的加工步骤包括： 
在P型硅衬底上制作两个独立的N+埋层区，所述两个N+埋层区沿中心线对称； 
在衬底和N+埋层区上外延生长N-硅外延层； 
在所述N-硅外延层上，采用离子注入，对应所述N+埋层区上远离中心线的一端注入N型杂质形成重掺杂，对应外基区位置注入P型杂质，在N+埋层区之外的区域注入P型杂质； 
使用高温推进工艺，N-硅外延层中所注入的N型杂质扩散至所述N+埋层区，形成N+Sinker；外基区位置所注入P型杂质在N-硅外延层上形成P-区，所述P-区与P型硅衬底相连；N+埋层区之外的区域所注入P型杂质使该处的N-硅外延层全部反型为P型，形成隔离环； 
在所得结构的表面上，使用硅局部氧化工艺在对应发射极、集电极和衬底引出电极位置处生成有源区，其余区域生成二氧化硅； 
在发射区内选择性离子注入N型杂质； 
在所得结构表面上依次淀积介质层和多晶硅层； 
在对应选择注入发射区处开窗口后进行SiGe外延，使在窗口内生长出单晶SiGe，在窗口外生长出多晶SiGe； 
在所得结构表面上淀积介质层； 
在发射极介质层上开窗口，淀积N型多晶硅层，或淀积非掺杂多晶硅并离子注入N型杂质；刻蚀出发射极多晶硅电极后，自对准离子注入P型杂质，使外基区多晶硅形成P型杂质的重掺杂； 
在所得结构表面上淀积介质层，使用快速退火工艺激活离子注入的杂质；干法刻蚀介质层，在发射极多晶硅两侧获得侧墙并刻蚀去掉集电极N+Sinker上的介质层后淀积钛金属层，用两步退火法在外基区多晶、发射极多晶和集电极N+Sinker上获得金属硅化物； 
在所得结构表面上淀积介质层，在所述介质层上对应基极、发射极和集电极的位置处开设接触孔； 
在所述接触孔内淀积金属，加工形成金属电极。 
2.根据权利要求1所述的锗硅异质结双极晶体管结构，其特征在于：所述外延生长的N-硅层厚度大于1微米。 
3.根据权利要求1所述的锗硅异质结双极晶体管结构，其特征在于：与有源区同时生成的二氧化硅层的厚度不大于所述硅外延层厚度。 
4.根据权利要求1所述的锗硅异质结双极晶体管结构，其特征在于：所述钛金属层可替换成镍金属层或钴金属层。 
CN201110453797.7A 2011-12-30 2011-12-30 锗硅异质结双极晶体管结构 Active CN102496626B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110453797.7A CN102496626B (zh) 2011-12-30 2011-12-30 锗硅异质结双极晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110453797.7A CN102496626B (zh) 2011-12-30 2011-12-30 锗硅异质结双极晶体管结构

Publications (2)

Publication Number Publication Date
CN102496626A CN102496626A (zh) 2012-06-13
CN102496626B true CN102496626B (zh) 2014-03-26

Family

ID=46188429

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110453797.7A Active CN102496626B (zh) 2011-12-30 2011-12-30 锗硅异质结双极晶体管结构

Country Status (1)

Country Link
CN (1) CN102496626B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102916040B (zh) * 2012-07-16 2015-08-19 西安电子科技大学 一种三多晶SOI SiGe HBT平面集成器件及制备方法
CN108520896B (zh) * 2018-05-03 2021-01-01 西安建筑科技大学 一种耐压双极晶体管及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023194A (en) * 1988-02-11 1991-06-11 Exar Corporation Method of making a multicollector vertical pnp transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60126864A (ja) * 1983-12-13 1985-07-06 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023194A (en) * 1988-02-11 1991-06-11 Exar Corporation Method of making a multicollector vertical pnp transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭60-126864A 1985.07.06

Also Published As

Publication number Publication date
CN102496626A (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
CN1205672C (zh) 全耗尽型集电极硅绝缘体双极晶体管
CN101359682B (zh) 自对准抬升外基区双极晶体管及其制备方法
CN100508209C (zh) Npn型的锗硅异质结双极晶体管及其制造方法
US20080227262A1 (en) Vertically base-connected bipolar transistor
KR100275544B1 (ko) 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법
EP1801885A2 (en) Trench IGBT with depletion stop layer
CN108630748B (zh) 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法
CN110429134B (zh) 一种具有非对称原胞的igbt器件及制备方法
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103151251B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
CN102496626B (zh) 锗硅异质结双极晶体管结构
US20030183903A1 (en) Semiconductor device
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN103094102B (zh) 去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法
CN102683401B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US7511317B2 (en) Porous silicon for isolation region formation and related structure
CN103123928B (zh) 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构
CN113270474B (zh) 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN113488534A (zh) 一种带外延层的沟槽式分离栅igbt结构及其制造方法
CN113451401A (zh) 一种异型槽分离栅igbt结构及其制造方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN104425577B (zh) 自对准锗硅异质结双极型三极管器件及其制造方法
CN103000676B (zh) 侧向双极晶体管及其制备方法
CN103022111B (zh) 具有低电阻集电区的双极晶体管及其制备方法
CN102420243B (zh) 锗硅异质结双极晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant