CN108231583A - 双极晶体管及其制作方法 - Google Patents
双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108231583A CN108231583A CN201711486080.6A CN201711486080A CN108231583A CN 108231583 A CN108231583 A CN 108231583A CN 201711486080 A CN201711486080 A CN 201711486080A CN 108231583 A CN108231583 A CN 108231583A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- type
- emitter
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 134
- 229920005591 polysilicon Polymers 0.000 claims abstract description 133
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000002955 isolation Methods 0.000 claims abstract description 35
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000010936 titanium Substances 0.000 claims abstract description 29
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 27
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 6
- 238000000407 epitaxy Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种双极晶体管及其制作方法。所述制作方法在形成发射极多晶硅时，包括以下步骤：在所述基区浅结上、所述氧化硅层上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层；在所诉基区浅结表面形成发射结，在所述第二多晶硅层形成氮化钛层与金属钛层，对所述氮化钛层与金属钛层进行快速热退火；去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二多晶硅层、氮化钛层与金属钛层，所述位于所述基区浅结上的第二多晶硅层及氮化钛层与金属钛层作为发射极多晶硅。本发明采用依次淀积第二多晶硅层、氮化钛层与金属钛层的方式形成发射极多晶硅，解决当前工艺由于多晶发射极尺寸过小，导致基极‑发射极短路问题。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种双极晶体管及其制作方法。
【背景技术】
起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管，即现在所称的双极型晶体管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
在现有双极晶体管的制作过程中，在完成基极多晶硅与发射极多晶硅之间的隔离侧墙后，常规的发射极多晶硅工艺为：首先淀积一层多晶硅，然后做多晶硅N型注入，通过后续的热过程，将注入杂质驱入到下方硅表面，形成发射极多晶硅。然而，当前步骤工艺有两个问题：
1.发射极尺寸问题：在基极多晶硅刻蚀完成后，两侧基极多晶硅之间的间距为0.8um，完成隔离侧墙后，隔离侧墙间距仅为0.2um(侧墙隔离的厚度为0.3um)，也即发射区的尺寸会变为0.2um，可能造成器件可靠性降低。
2.发射极多晶厚度问题：通常发射极多晶硅的厚度为2200A左右。若淀积这么厚的多晶硅，会将整个发射区全部填满(发射区尺寸太小)，后续的注入步骤，当前工艺不可能将这么厚的多晶硅进行穿透注入，进而在后续的驱入过程中，可能形成不了有效的发射区，导致器件性能失效。如果在完成隔离侧墙后，采用湿法工艺将隔离侧墙处理掉一部分(减薄)，从而将发射区的尺寸做大，这样淀积的发射区多晶硅不会将发射区填满，形成有效的发射区。但此种方案最大的问题在于，基极多晶硅和发射区多晶硅中间的隔离侧墙变得非常的薄，只有0.1um左右，进而发射极多晶硅刻蚀后，极易造成基极与发射极短路，同样影响器件的可靠性。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种双极晶体管及其制作方法。
一种双极晶体管的制作方法，其包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延，通过光刻及刻蚀形成贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物，
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，所述氧化层包括贯穿的所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅层；
在所述第一多晶硅层上形成氧化硅层，在所述氧化硅层上形成光刻胶；
利用所述光刻胶对所述第一多晶硅层及所述氧化硅层进行刻蚀，从而形成位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅；
利用所述第一开口对所述N型外延层做基区注入及高温扩散，从而形成位于所述N型外延表面的基区浅结及连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区；
在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙；
在所述基区浅结上、所述氧化硅层上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层；
对所述第二多晶硅层进行发射极扩散，将所述第二多晶硅层中的离子驱入所述基区浅结从而在所述基区浅结表面形成发射结；
在所述第二多晶硅层上依序形成氮化钛层及金属钛层，并对所述氮化钛层及金属钛层进行快速热退火工艺；
去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二多晶硅层、氮化钛层及金属钛层，所述位于所述基区浅结上的第二多晶硅层、氮化钛层及金属钛层共同作为发射极多晶硅。
在一种实施方式中，所述制作方法还包括以下步骤：在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层；
形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔；
形成通过所述第三接触孔连接所述N型发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极。
在一种实施方式中，所述第一开口处的基极多晶硅位于所述第一开口的两侧并围成第二开口，所述第二开口的宽度为0.8um。
在一种实施方式中，所述隔离侧墙的厚度为0.3um，所述第一多晶硅层的厚度为500埃。
在一种实施方式中，所述第二多晶硅层采用原位掺杂的方式淀积形成，厚度为200埃。
在一种实施方式中，所述第二多晶硅层的淀积温度在800摄氏度至850摄氏度之间的范围内，淀积时间在30秒至40秒的范围内。
在一种实施方式中，所述发射结的结深为0.3um。
在一种实施方式中，所述氮化钛层的厚度为200埃，所述金属钛层的厚度为1000埃。
在一种实施方式中，所述快速热退火的温度低于所述第二多晶硅层的淀积温度，所述快速热退火的温度在650摄氏度至700摄氏度的范围内。
一种双极晶体管，其包括P型衬底、在所述P型衬底上形成的N型埋层、在所述N型埋层上形成的N型外延、贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物、贯穿所述N型外延层并延伸至所述N型埋层中的N阱、在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层、贯穿的所述氧化层且对应所述N型外延层的第一开口、位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅、位于所述N型外延表面的基区浅结、连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区及位于所述基区浅结表面的发射结、在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙、在所述发射结上形成的发射极多晶硅、在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成的介质隔离层、贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔、通过所述第三接触孔连接所述N型发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极，所述发射极多晶硅包括依序形成的第二多晶硅层、氮化钛层与金属钛层。
相较于现有技术，本发明双极晶体管及其制作方法中，采用依次淀积第二多晶硅层、氮化钛层与金属钛层的方式形成发射极多晶硅，解决当前工艺由于多晶发射极尺寸过小，导致基极-发射极短路问题。此外，增加所述氮化钛层与金属钛层的淀积以及快速热退火工艺，可以形成良好的发射极接触，和传统工艺相比，大幅降低发射极电阻。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明双极晶体管的制作方法的流程图。
图2-图12为图1所示双极晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图12，图1为本发明双极晶体管的制作方法的流程图，图2-图12为图1所示双极晶体管的制作方法的各步骤的结构示意图。所述双极晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，所述隔离沟槽具有填充物。所述填充物的材料可以包括氧化物或者氧化物与多晶硅，其中，所述氧化物可以为氧化硅。
步骤S2，请参阅图3，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，所述氧化层包括贯穿的所述氧化层且对应所述N型外延层的第一开口。
步骤S3，请参阅图4，在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅层。
步骤S4，请参阅图5，在所述第一多晶硅层上形成氧化硅层，在所述氧化硅层上形成光刻胶。
步骤S5，请参阅图6，利用所述光刻胶对所述第一多晶硅层及所述氧化硅层进行刻蚀，从而形成位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅。
步骤S6，请参阅图7，利用所述第一开口对所述N型外延层做基区注入及高温扩散，从而位于所述N型外延表面的基区浅结及连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区。
步骤S7，请参阅图8，在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙。在一种实施例中，所述第一开口处的基极多晶硅位于所述第一开口的两侧并围成第二开口，所述第二开口的宽度为0.8um。所述隔离侧墙的厚度为0.3um。
步骤S8，请参阅图9，在所述基区浅结上、所述氧化硅上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层。
步骤S9，请参阅图9，对所述第二多晶硅层进行发射极扩散，将所述第二多晶硅层中的离子驱入所述基区浅结从而在所述基区浅结表面形成发射结。
具体来说，所述步骤S8与S9中，由于此时发射区尺寸过小，只有0.2um，因此直接填充2200埃的发射极多晶硅，会将整个发射区填满，后续的发射极N型注入不可能穿透多晶硅。因此，所述步骤S8中，先淀积一层200埃的第二多晶硅层，所述第二多晶硅层可以采用原位掺杂的方式淀积形成，厚度为200埃，所述第二多晶硅层的淀积温度在800摄氏度至850摄氏度之间的范围内，淀积时间在30秒至40秒的范围内。所述发射结的结深为0.3um。
步骤S10，请参阅图10，在所述第二多晶硅层上依序形成氮化钛层及金属钛层，并对所述氮化钛层及金属钛层进行快速热退火工艺。所述氮化钛层的厚度为200埃，所述金属钛层的厚度为1000埃。所述快速热退火的温度低于所述第二多晶硅层的淀积温度，所述快速热退火的温度在650摄氏度至700摄氏度的范围内。
步骤S11，请参阅图12，去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二多晶硅层、氮化钛层及金属钛层，所述位于所述基区浅结上的第二多晶硅层、氮化钛层及金属钛层共同作为发射极多晶硅。
步骤S12，请参阅图12，在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层。
步骤S13，请参阅图12，形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔.
步骤S14，请参阅图12，形成通过所述第三接触孔连接所述N型发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极。
如图12所示，所述制作方法获得的双极晶体管包括P型衬底、在所述P型衬底上形成的N型埋层、在所述N型埋层上形成的N型外延、贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物、贯穿所述N型外延层并延伸至所述N型埋层中的N阱、在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层、贯穿的所述氧化层且对应所述N型外延层的第一开口、位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅、位于所述N型外延表面的基区浅结、连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区及位于所述基区浅结表面的发射结、在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙、在所述发射结上形成的发射极多晶硅、在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成的介质隔离层、贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔、通过所述第三接触孔连接所述N型发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极，所述发射极多晶硅包括依序形成的第二多晶硅层、氮化钛层与金属钛层。
相较于现有技术，本发明双极晶体管及其制作方法中，采用依次淀积第二多晶硅层、氮化钛层与金属钛层的方式形成发射极多晶硅，解决当前工艺由于多晶发射极尺寸过小，导致基极-发射极短路问题。此外，增加所述氮化钛层与金属钛层的淀积以及快速热退火工艺，可以形成良好的发射极接触，和传统工艺相比，大幅降低发射极电阻。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延，通过光刻及刻蚀形成贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物，
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层，所述氧化层包括贯穿的所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅层；
在所述第一多晶硅层上形成氧化硅层，在所述氧化硅层上形成光刻胶；
利用所述光刻胶对所述第一多晶硅层及所述氧化硅层进行刻蚀，从而形成位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅；
利用所述第一开口对所述N型外延层做基区注入及高温扩散，从而形成位于所述N型外延表面的基区浅结及连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区；
在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙；
在所述基区浅结上、所述氧化硅层上、所述氧化层上及所述隔离侧墙上形成第二多晶硅层；
对所述第二多晶硅层进行发射极扩散，将所述第二多晶硅层中的离子驱入所述基区浅结从而在所述基区浅结表面形成发射结；
在所述第二多晶硅层上依序形成氮化钛层及金属钛层，并对所述氮化钛层及金属钛层进行快速热退火工艺；
去除所述氧化层上、所述氧化硅层上及所述隔离侧墙上的所述第二多晶硅层、氮化钛层及金属钛层，所述位于所述基区浅结上的第二多晶硅层、氮化钛层及金属钛层共同作为发射极多晶硅。
2.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层；
形成贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔；
形成通过所述第三接触孔连接所述N型发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极。
3.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述第一开口处的基极多晶硅位于所述第一开口的两侧并围成第二开口，所述第二开口的宽度为0.8um。
4.如权利要求3所述的双极晶体管的制作方法，其特征在于：所述隔离侧墙的厚度为0.3um，所述第一多晶硅层的厚度为500埃。
5.如权利要求4所述的双极晶体管的制作方法，其特征在于：所述第二多晶硅层采用原位掺杂的方式淀积形成，厚度为200埃。
6.如权利要求5所述的双极晶体管的制作方法，其特征在于：所述第二多晶硅层的淀积温度在800摄氏度至850摄氏度之间的范围内，淀积时间在30秒至40秒的范围内。
7.如权利要求6所述的双极晶体管的制作方法，其特征在于：所述发射结的结深为0.3um。
8.如权利要求6所述的双极晶体管的制作方法，其特征在于：所述氮化钛层的厚度为200埃，所述金属钛层的厚度为1000埃。
9.如权利要求6所述的双极晶体管的制作方法，其特征在于：所述快速热退火的温度低于所述第二多晶硅层的淀积温度，所述快速热退火的温度在650摄氏度至700摄氏度的范围内。
10.一种双极晶体管，其特征在于：所述双极晶体管包括P型衬底、在所述P型衬底上形成的N型埋层、在所述N型埋层上形成的N型外延、贯穿所述N型外延及所述N型埋层并延伸至所述P型衬底中的隔离沟槽，在所述隔离沟槽中形成填充物、贯穿所述N型外延层并延伸至所述N型埋层中的N阱、在所述N型外延层、所述隔离沟槽及所述N阱上形成氧化层、贯穿的所述氧化层且对应所述N型外延层的第一开口、位于部分所述氧化层及部分所述第一开口处的N型外延层上的基极多晶硅及位于所述基极多晶硅上的氧化硅、位于所述N型外延表面的基区浅结、连接所述基区浅结并延伸至所述基极多晶硅下方的P型接触区及位于所述基区浅结表面的发射结、在所述基极多晶硅及所述氧化硅的侧壁形成隔离侧墙、在所述发射结上形成的发射极多晶硅、在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成的介质隔离层、贯穿所述介质隔离层及所述氧化层且对应所述N阱的第一接触孔、贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、以及贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔、通过所述第三接触孔连接所述N型发射极多晶硅的发射极、通过所述第二接触孔连接所述基极多晶硅的基极及通过所述第三接触孔连接所述N阱的集电极，所述发射极多晶硅包括依序形成的第二多晶硅层、氮化钛层与金属钛层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711486080.6A CN108231583B (zh) | 2017-12-29 | 2017-12-29 | 双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711486080.6A CN108231583B (zh) | 2017-12-29 | 2017-12-29 | 双极晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108231583A true CN108231583A (zh) | 2018-06-29 |
| CN108231583B CN108231583B (zh) | 2020-07-10 |
Family
ID=62646457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711486080.6A Active CN108231583B (zh) | 2017-12-29 | 2017-12-29 | 双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108231583B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111855704A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 双极晶体管电离损伤敏感部位的检测方法 |
| CN112951904A (zh) * | 2021-03-29 | 2021-06-11 | 西安微电子技术研究所 | 一种低导通电阻、高放大倍数npn晶体管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1179627A (zh) * | 1996-10-11 | 1998-04-22 | 三星电子株式会社 | 互补双极晶体管及其制造方法 |
| US20050045948A1 (en) * | 2003-08-28 | 2005-03-03 | Lily Springer | Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology |
| CN103123928A (zh) * | 2011-11-18 | 2013-05-29 | 上海华虹Nec电子有限公司 | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 |
| CN106935638A (zh) * | 2015-12-30 | 2017-07-07 | 无锡华润华晶微电子有限公司 | 一种多晶硅发射极晶体管及其制作方法 |
| US20170263727A1 (en) * | 2011-09-23 | 2017-09-14 | Alpha And Omega Semiconductor Incorporated | Lateral pnp bipolar transistor with narrow trench emitter |
-
2017
- 2017-12-29 CN CN201711486080.6A patent/CN108231583B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1179627A (zh) * | 1996-10-11 | 1998-04-22 | 三星电子株式会社 | 互补双极晶体管及其制造方法 |
| US20050045948A1 (en) * | 2003-08-28 | 2005-03-03 | Lily Springer | Single poly-emitter PNP using DWELL diffusion in a BiCMOS technology |
| US20170263727A1 (en) * | 2011-09-23 | 2017-09-14 | Alpha And Omega Semiconductor Incorporated | Lateral pnp bipolar transistor with narrow trench emitter |
| CN103123928A (zh) * | 2011-11-18 | 2013-05-29 | 上海华虹Nec电子有限公司 | 锗硅hbt单管结构、其制造方法及锗硅hbt多指结构 |
| CN106935638A (zh) * | 2015-12-30 | 2017-07-07 | 无锡华润华晶微电子有限公司 | 一种多晶硅发射极晶体管及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111855704A (zh) * | 2020-07-28 | 2020-10-30 | 哈尔滨工业大学 | 双极晶体管电离损伤敏感部位的检测方法 |
| CN111855704B (zh) * | 2020-07-28 | 2024-01-12 | 哈尔滨工业大学 | 双极晶体管电离损伤敏感部位的检测方法 |
| CN112951904A (zh) * | 2021-03-29 | 2021-06-11 | 西安微电子技术研究所 | 一种低导通电阻、高放大倍数npn晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108231583B (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101233604B (zh) | 半导体器件及其制造方法 | |
| JP2005527979A (ja) | ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法 | |
| JP2002512452A (ja) | 縦型バイポーラトランジスタ、特にＳｉＧｅヘテロ接合ベースを有するもの、および前記トランジスタの製造法 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN108231583A (zh) | 双极晶体管及其制作方法 | |
| CN108109916B (zh) | 双极晶体管及其制作方法 | |
| CN108133892A (zh) | 双极晶体管的制作方法 | |
| CN108054096A (zh) | 双极晶体管的制作方法 | |
| JP6059333B2 (ja) | 半導体装置及びその製造方法 | |
| JP3142336B2 (ja) | 半導体装置及びその製造方法 | |
| TWI711117B (zh) | 異質接面雙極性電晶體及形成異質接面雙極性電晶體之方法 | |
| CN108155098A (zh) | 双极晶体管的制作方法 | |
| CN108054095B (zh) | 双极晶体管的制作方法 | |
| CN108109913A (zh) | 双极晶体管的制作方法 | |
| CN210443563U (zh) | 一种新型结构的双极型晶体管 | |
| CN108109914A (zh) | 双极晶体管的制作方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| CN107946194A (zh) | 双极晶体管的制作方法 | |
| CN102723361A (zh) | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 | |
| CN108063162A (zh) | 双极晶体管的制作方法 | |
| JPH08203915A (ja) | 半導体装置の製造方法 | |
| KR102008460B1 (ko) | 초정렬 바이폴라 트랜지스터의 제조방법 | |
| US20030189240A1 (en) | Semiconductor device | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH03203333A (ja) | 半導体装置及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 Guangdong Province, Shenzhen New District of Longhua City, Dalang Street Lang Kou community Hua Chang Lu Hua Chang Industrial Zone second 1-3 Applicant after: Shenzhen Jinyu Semiconductor Co.,Ltd. Address before: 518000 Guangdong Province, Shenzhen New District of Longhua City, Dalang Street Lang Kou community Hua Chang Lu Hua Chang Industrial Zone second 1-3 Applicant before: SHENZHEN JINYU SEMICONDUCTOR Co.,Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Bipolar transistor and its manufacturing method Effective date of registration: 20210729 Granted publication date: 20200710 Pledgee: Shenzhen small and medium sized small loan Co.,Ltd. Pledgor: Shenzhen Jinyu Semiconductor Co.,Ltd. Registration number: Y2021440020069 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220829 Granted publication date: 20200710 Pledgee: Shenzhen small and medium sized small loan Co.,Ltd. Pledgor: Shenzhen Jinyu Semiconductor Co.,Ltd. Registration number: Y2021440020069 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Bipolar transistor and its manufacturing method Effective date of registration: 20230714 Granted publication date: 20200710 Pledgee: Shenzhen small and medium sized small loan Co.,Ltd. Pledgor: Shenzhen Jinyu Semiconductor Co.,Ltd. Registration number: Y2023980048587 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |