CN108063162A - 双极晶体管的制作方法 - Google Patents
双极晶体管的制作方法 Download PDFInfo
- Publication number
- CN108063162A CN108063162A CN201711366256.4A CN201711366256A CN108063162A CN 108063162 A CN108063162 A CN 108063162A CN 201711366256 A CN201711366256 A CN 201711366256A CN 108063162 A CN108063162 A CN 108063162A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- oxide layer
- production method
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 102
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 41
- 238000000407 epitaxy Methods 0.000 claims abstract description 21
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000007797 corrosion Effects 0.000 claims abstract description 9
- 238000005260 corrosion Methods 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 238000010301 surface-oxidation reaction Methods 0.000 claims abstract description 6
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种双极晶体管的制作方法包括：提供P型衬底，形成N型埋层、N型外延层、隔离沟槽、N阱、氧化层、第一开口；在氧化层及第一开口处的N型外延层上形成第一多晶硅，对第一多晶硅进行P型注入；对第一多晶硅进行表面氧化形成氧化硅层；对氧化硅层进行光刻及腐蚀，去除氧化层上的部分第一多晶硅上的氧化硅层；在第一多晶硅及氧化硅层上形成第二多晶硅；对第二多晶硅及第一多晶硅进行光刻与刻蚀，去除氧化层上的部分第一多晶硅及第二多晶硅；去除N型外延层上的部分第二多晶硅及部分氧化硅层，从而形成贯穿第二多晶硅及氧化硅层的第二开口；对第二开口处的第一多晶硅进行热氧化形成氧化物；去除氧化物。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种双极晶体管的制作方法。
【背景技术】
起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管，即现在所称的双极型晶体管。双极型晶体管有两种基本结构：PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
当前的双极晶体管的工艺中，在对多晶硅进行刻蚀时，要确保刻蚀干净，则必须要增加一定量的过刻蚀。但由于底层发射区(即发射极对应位置的硅片)的材料也为硅(与多晶硅为同种材料)，过刻蚀则会对底层发射区造成影响，产生诸如表面粗错，缺陷等问题。若发射区表面出现缺陷，对器件的放大系数，漏电等，影响非常大。
【发明内容】
本发明的其中一个目的在于为解决上述技术问题而提供一种双极晶体管的制作方法。
一种双极晶体管的制作方法，其包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅，对所述第一多晶硅进行P型注入；
对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层；
利用光刻胶对所述氧化硅层进行光刻及腐蚀，去除所述氧化层上的部分第一多晶硅上的氧化硅层；
在所述第一多晶硅及所述氧化硅层上形成第二多晶硅；
对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀，去除所述氧化层上的部分第一多晶硅及第二多晶硅；
去除所述第一多晶硅上的部分氧化硅层及部分第二多晶硅，从而形成贯穿所述第二多晶硅及所述氧化硅层的第二开口；
对所述第二开口处的第一多晶硅进行热氧化形成氧化物；
去除所述氧化物。
在一种实施方式中，所述制作方法还包括以下步骤：利用所述第二开口进行基区注入及高温扩散，从而形成对应所述第二开口并延伸至所述第一多晶硅下方的基区浅结。
在一种实施方式中，所述制作方法还包括以下步骤：
在所述第一多晶硅及所述氧化硅层邻近所述基区浅结一侧形成隔离侧墙，在所述基区浅结上形成发射极多晶硅；
在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层、贯穿所述介质隔离层及所述氧化层的第一通孔、贯穿所述介质隔离层及所述氧化硅层的第二通孔、贯穿所述介质隔离层的第三通孔、以及在所述介质隔离层上形成集电极、基极及发射极，所述集电极通过所述第一通孔连接所述N阱，所述基极通过所述第二通孔连接所述第一多晶硅，所述发射极通过所述第三通孔连接所述发射极多晶硅。
在一种实施方式中，在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅的步骤中，所述第一多晶硅的厚度在100埃至300埃的范围内。
在一种实施方式中，对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层的步骤中，所述氧化硅层厚度在120埃至180埃的范围内。
在一种实施方式中，对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层的步骤中，所述热氧化消耗的第一多晶硅的厚度为100埃。
在一种实施方式中，所述第二多晶硅的厚度在2000埃至3000埃的范围内。
在一种实施方式中，利用光刻胶对所述氧化硅层进行光刻及腐蚀的步骤中，采用湿法腐蚀方式对所述氧化硅层进行光刻及腐蚀。
在一种实施方式中，对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀的步骤中，采用湿法腐蚀方式对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀。
在一种实施方式中，去除所述氧化物的步骤中，采用湿法腐蚀方式去除所述氧化物。
相较于现有技术，本发明双极晶体管的制作方法中，通过采用多晶硅两次刻蚀工艺，以及引入所述氧化硅层作为阻挡，在做多晶硅刻蚀时，对底层发射区形成完美保护，避免发射区表面出现缺陷，大幅提升器件性能，本发明制作方法获得的双极晶体管的可靠性较高。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明双极晶体管的制作方法的流程图。
图2-图11为图1所示双极晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图11，图1为本发明双极晶体管的制作方法的流程图，图2-图11为图1所示双极晶体管的制作方法的各步骤的结构示意图。所述双极晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的第一开口。
步骤S2，请参阅图3，在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅，对所述第一多晶硅进行P型注入。其中，所述第一多晶硅的厚度在100埃至300埃的范围内。
步骤S3，请参阅图4，对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层。所述步骤S3中，所述氧化硅层厚度在120埃至180埃的范围内，所述热氧化消耗的第一多晶硅的厚度为100埃。
步骤S4，请参阅图5，利用光刻胶对所述氧化硅层进行光刻及腐蚀，去除所述氧化层上的部分第一多晶硅上的氧化硅层。具体地，所述步骤S4中，可以采用湿法腐蚀方式对所述氧化硅层进行光刻及腐蚀。
步骤S5，请参阅图6，在所述第一多晶硅及所述氧化硅层上形成第二多晶硅。其中，所述第二多晶硅的厚度在2000埃至3000埃的范围内。
步骤S6，请参阅图7，对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀，去除所述氧化层上的部分第一多晶硅及第二多晶硅。具体地，所述步骤S6中，可以采用湿法腐蚀方式对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀。
步骤S7，请参阅图8，去除所述第一多晶硅上的部分氧化硅层及部分第二多晶硅，从而形成贯穿所述第二多晶硅及所述氧化硅层的第二开口。
步骤S8，请参阅图9，对所述第二开口处的第一多晶硅进行热氧化形成氧化物。
步骤S9，请参阅图10，去除所述氧化物。具体地，所述步骤S9中，可以采用湿法腐蚀方式去除所述氧化物。
步骤S10，请参阅图11，利用所述第二开口进行基区注入及高温扩散，从而形成对应所述第二开口并延伸至所述第一多晶硅下方的基区浅结。
步骤S11，请参阅图11，在所述第一多晶硅及所述氧化硅层邻近所述基区浅结一侧形成隔离侧墙，在所述基区浅结上形成发射极多晶硅。
步骤S12，请参阅图11，在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层、贯穿所述介质隔离层及所述氧化层的第一通孔、贯穿所述介质隔离层及所述氧化硅层的第二通孔、贯穿所述介质隔离层的第三通孔、以及在所述介质隔离层上形成集电极、基极及发射极，所述集电极通过所述第一通孔连接所述N阱，所述基极通过所述第二通孔连接所述第一多晶硅，所述发射极通过所述第三通孔连接所述发射极多晶硅。
相较于现有技术，本发明双极晶体管的制作方法中，通过采用多晶硅两次刻蚀工艺，以及引入所述氧化硅层作为阻挡，在做多晶硅刻蚀时，对底层发射区形成完美保护，避免发射区表面出现缺陷，大幅提升器件性能，本发明制作方法获得的双极晶体管的可靠性较高。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的第一开口；
在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅，对所述第一多晶硅进行P型注入；
对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层；
利用光刻胶对所述氧化硅层进行光刻及腐蚀，去除所述氧化层上的部分第一多晶硅上的氧化硅层；
在所述第一多晶硅及所述氧化硅层上形成第二多晶硅；
对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀，去除所述氧化层上的部分第一多晶硅及第二多晶硅；
去除所述第一多晶硅上的部分氧化硅层及部分第二多晶硅，从而形成贯穿所述第二多晶硅及所述氧化硅层的第二开口；
对所述第二开口处的第一多晶硅进行热氧化形成氧化物；
去除所述氧化物。
2.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：利用所述第二开口进行基区注入及高温扩散，从而形成对应所述第二开口并延伸至所述第一多晶硅下方的基区浅结。
3.如权利要求2所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：
在所述第一多晶硅及所述氧化硅层邻近所述基区浅结一侧形成隔离侧墙，在所述基区浅结上形成发射极多晶硅；
在所述氧化层、所述氧化硅层、所述隔离侧墙及所述发射极多晶硅上形成介质隔离层、贯穿所述介质隔离层及所述氧化层的第一通孔、贯穿所述介质隔离层及所述氧化硅层的第二通孔、贯穿所述介质隔离层的第三通孔、以及在所述介质隔离层上形成集电极、基极及发射极，所述集电极通过所述第一通孔连接所述N阱，所述基极通过所述第二通孔连接所述第一多晶硅，所述发射极通过所述第三通孔连接所述发射极多晶硅。
4.如权利要求1所述的双极晶体管的制作方法，其特征在于：在所述氧化层及所述第一开口处的N型外延层上形成第一多晶硅的步骤中，所述第一多晶硅的厚度在100埃至300埃的范围内。
5.如权利要求4所述的双极晶体管的制作方法，其特征在于：对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层的步骤中，所述氧化硅层厚度在120埃至180埃的范围内。
6.如权利要求4所述的双极晶体管的制作方法，其特征在于：对所述第一多晶硅进行表面氧化从而在所述第一多晶硅表面形成氧化硅层的步骤中，所述热氧化消耗的第一多晶硅的厚度为100埃。
7.如权利要求7所述的双极晶体管的制作方法，其特征在于：所述第二多晶硅的厚度在2000埃至3000埃的范围内。
8.如权利要求1所述的双极晶体管的制作方法，其特征在于：利用光刻胶对所述氧化硅层进行光刻及腐蚀的步骤中，采用湿法腐蚀方式对所述氧化硅层进行光刻及腐蚀。
9.如权利要求1所述的双极晶体管的制作方法，其特征在于：对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀的步骤中，采用湿法腐蚀方式对所述第二多晶硅及所述第一多晶硅进行光刻与刻蚀。
10.如权利要求1所述的双极晶体管的制作方法，其特征在于：去除所述氧化物的步骤中，采用湿法腐蚀方式去除所述氧化物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711366256.4A CN108063162B (zh) | 2017-12-18 | 2017-12-18 | 双极晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711366256.4A CN108063162B (zh) | 2017-12-18 | 2017-12-18 | 双极晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108063162A true CN108063162A (zh) | 2018-05-22 |
| CN108063162B CN108063162B (zh) | 2020-08-28 |
Family
ID=62139445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711366256.4A Expired - Fee Related CN108063162B (zh) | 2017-12-18 | 2017-12-18 | 双极晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108063162B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166800A (zh) * | 2018-09-04 | 2019-01-08 | 深圳市诚朗科技有限公司 | 一种晶体管及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0100897A2 (en) * | 1982-08-06 | 1984-02-22 | International Business Machines Corporation | Method for contacting a pn junction region |
| CN88100466A (zh) * | 1987-01-30 | 1988-09-07 | 得克萨斯仪器公司 | 利用cmos工艺制造双极型晶体管 |
| CN1034827A (zh) * | 1988-01-25 | 1989-08-16 | 菲利浦光灯制造公司 | 半导体器件及其制造方法 |
| EP0439753A1 (en) * | 1990-01-31 | 1991-08-07 | International Business Machines Corporation | Bipolar transistor with improved low temperature current gain |
| US5096842A (en) * | 1988-05-16 | 1992-03-17 | Kabushiki Kaisha Toshiba | Method of fabricating bipolar transistor using self-aligned polysilicon technology |
| US5294558A (en) * | 1993-06-01 | 1994-03-15 | International Business Machines Corporation | Method of making double-self-aligned bipolar transistor structure |
| CN1255238A (zh) * | 1997-03-18 | 2000-05-31 | 艾利森电话股份有限公司 | 槽隔离的双极型器件 |
| US20040198013A1 (en) * | 2001-11-15 | 2004-10-07 | Ted Johansson | Semiconductor process and PMOS varactor |
| CN103560149A (zh) * | 2013-11-01 | 2014-02-05 | 上海北车永电电子科技有限公司 | 绝缘栅双极型晶体管及其制造方法 |
-
2017
- 2017-12-18 CN CN201711366256.4A patent/CN108063162B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0100897A2 (en) * | 1982-08-06 | 1984-02-22 | International Business Machines Corporation | Method for contacting a pn junction region |
| CN88100466A (zh) * | 1987-01-30 | 1988-09-07 | 得克萨斯仪器公司 | 利用cmos工艺制造双极型晶体管 |
| CN1034827A (zh) * | 1988-01-25 | 1989-08-16 | 菲利浦光灯制造公司 | 半导体器件及其制造方法 |
| US5096842A (en) * | 1988-05-16 | 1992-03-17 | Kabushiki Kaisha Toshiba | Method of fabricating bipolar transistor using self-aligned polysilicon technology |
| EP0439753A1 (en) * | 1990-01-31 | 1991-08-07 | International Business Machines Corporation | Bipolar transistor with improved low temperature current gain |
| US5294558A (en) * | 1993-06-01 | 1994-03-15 | International Business Machines Corporation | Method of making double-self-aligned bipolar transistor structure |
| CN1255238A (zh) * | 1997-03-18 | 2000-05-31 | 艾利森电话股份有限公司 | 槽隔离的双极型器件 |
| US20040198013A1 (en) * | 2001-11-15 | 2004-10-07 | Ted Johansson | Semiconductor process and PMOS varactor |
| CN103560149A (zh) * | 2013-11-01 | 2014-02-05 | 上海北车永电电子科技有限公司 | 绝缘栅双极型晶体管及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166800A (zh) * | 2018-09-04 | 2019-01-08 | 深圳市诚朗科技有限公司 | 一种晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108063162B (zh) | 2020-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9780164B2 (en) | Silicon-on-insulator radio frequency device and silicon-on-insulator substrate | |
| JP2012174884A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0123949B2 (zh) | ||
| CN108109916A (zh) | 双极晶体管及其制作方法 | |
| CN108063162A (zh) | 双极晶体管的制作方法 | |
| JP3905929B2 (ja) | 半導体装置 | |
| CN108054096A (zh) | 双极晶体管的制作方法 | |
| JP3321553B2 (ja) | Ｂｉ−ＣＭＯＳ集積回路装置の製造方法 | |
| CN108054203A (zh) | 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| CN107946194A (zh) | 双极晶体管的制作方法 | |
| CN109244069A (zh) | 瞬态电压抑制器及其制备方法 | |
| CN108109913A (zh) | 双极晶体管的制作方法 | |
| CN108109914A (zh) | 双极晶体管的制作方法 | |
| CN108155098B (zh) | 双极晶体管的制作方法 | |
| JPH098053A (ja) | 半導体装置及びその製造方法 | |
| CN108054094A (zh) | 双极晶体管及其制作方法 | |
| CN108054095A (zh) | 双极晶体管的制作方法 | |
| CN108063161A (zh) | 双极晶体管及其制作方法 | |
| CN102157383B (zh) | 具有P埋层的SOI nLDMOS器件单元的制作方法 | |
| CN210443563U (zh) | 一种新型结构的双极型晶体管 | |
| KR0138650B1 (ko) | 적층 고주파 바이폴라 접합 트랜지스터 제조방법 | |
| CN102130061B (zh) | 制作集成双纵向沟道soi ldmos器件的方法 | |
| CN103094328B (zh) | 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210115 Address after: 211299 science and technology innovation center, No.5 Shiqiu Avenue, Shiqiu street, Lishui District, Nanjing City, Jiangsu Province Patentee after: Jiangsu Qinglian Optoelectronic Technology Research Institute Co., Ltd Address before: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing, Jiangsu Province Patentee before: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |