CN103000679B - 低电阻多晶连接基区全自对准双极晶体管及其制备方法 - Google Patents

Abstract

本发明公开一种低电阻多晶连接基区全自对准双极晶体管及其制备方法，为解决现有产品及方法不能有效减小基极电阻R_B的缺点而发明。本发明低电阻多晶连接基区全自对准双极晶体管包括衬底、硅埋层集电区、硅外延层、硅集电极引出区、场区介质层、选择注入集电区、本征基区外延层、单晶发射区、发射区-基区隔离介质区、多晶发射区、抬升外基区、以及氧化硅隔离介质层。抬升外基区包括多晶硅层、多晶硅侧墙和Si/SiGe/Si多晶层。本发明低电阻多晶连接基区全自对准双极晶体管及其制备方法在保持了现有技术所具有的较低C_BC这一优点的同时进一步减小了R_B，从而能够进一步优化器件性能。

Description

低电阻多晶连接基区全自对准双极晶体管及其制备方法

技术领域

本发明涉及一种低电阻多晶连接基区全自对准双极晶体管及其制备方法。

背景技术

双极晶体管的基极电阻R_B和集电极-基极电容C_BC一直是制约器件高频性能进一步提高的主要寄生参数，其对器件高频性能指标的影响可用如下简化的表达式描述。

$f_{\max }=\sqrt{\frac{f_T}{8\mathrm{\π}{R}_B{C}_{\mathrm{BC}}}}$

其中，f_T和f_max分别表示器件的截止频率和最高振荡频率。

此外，R_B还是双极晶体管热噪声的主要来源。因此，为了提高器件的高频性能和改善器件的噪声性能，减小R_B和C_BC一直是双极晶体管器件与工艺优化的重要任务。

采用单晶发射区-外基区自对准结构，即保证器件重掺杂外基区与单晶发射区的间距不取决于而且一般来说远小于光刻允许的最小线宽或最小套刻间距，是减小R_B的有效途径之一。另外，采用统一的掩模实现本征集电区窗口、选择注入集电区(SIC)掩模窗口和单晶发射区的自对准，且将多晶抬升外基区置于本征集电区窗口外部的隔离介质层上，可以最大限度地减小C_BC。

现有技术所制备器件中利用图形外延方法生长本征基区外延的同时会在多晶硅籽晶层上面以及其下面的隔离介质层侧面上淀积Si/SiGe/Si多晶层，其中在隔离介质层侧面上淀积的那部分Si/SiGe/Si多晶层可以定义为多晶连接基区。该多晶连接基区是采用原位掺杂的方法掺杂第一导电类型杂质，因为要服从于同时生长的本征基区Si/SiGe/Si外延层的相关设计要求，一般来说该多晶连接基区的厚度较薄，而且其掺杂浓度有可能不够高，所以该多晶连接基区往往会引入可观的串联电阻，因此该现有技术存在着仍然不能有效减小R_B的缺点。

发明内容

为了克服上述的缺陷，本发明提供一种能够有效减小R_B的低电阻多晶连接基区全自对准双极晶体管及其制备方法。

为达到上述目的，一方面，本发明提供一种低电阻多晶连接基区全自对准双极晶体管，所述晶体管包括第一导电类型的衬底、第二导电类型的硅埋层集电区、生长在所述衬底和硅埋层集电区上的第二导电类型的轻掺杂硅外延层、在所述轻掺杂硅外延层内形成连接所述硅埋层集电区的第二导电类型重掺杂硅集电极引出区、在轻掺杂硅外延层中形成的场区介质层、位于轻掺杂硅外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述本征基区外延层上的发射区-基区隔离介质区和第二导电类型重掺杂多晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；所述第二导电类型重掺杂多晶发射区位于所述发射区-基区隔离介质区的内侧；所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成；所述抬升外基区包括位于氧化硅隔离介质层上的第一导电类型重掺杂多晶硅层、位于所述多晶硅层侧面和氧化硅隔离介质层侧面的多晶硅侧墙、位于所述多晶硅层上的Si/SiGe/Si多晶层、以及位于所述多晶硅侧墙上面和侧面的Si/SiGe/Si多晶层。

另一方面，本发明提供一种低电阻多晶连接基区全自对准双极晶体管制备方法，所述方法包括下述步骤：

2.1采用第一导电类型轻掺杂硅片作为衬底10，在衬底10上形成第二导电类型重掺杂硅埋层集电区12；在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14；

2.2在硅外延层14中形成第二导电类型重掺杂硅集电极引出区16，所述硅集电极引出区16与硅埋层集电区12相连接并一直延伸到硅外延层14表面；

2.3在所得结构上形成场区介质层18；

2.4淀积氧化硅层20，在所述氧化硅层20上形成第一导电类型重掺杂多晶硅层22；

2.5依次光刻、刻蚀多晶硅层22和氧化硅层20至硅外延层14的上表面，形成本征集电区窗口26；

2.6在本征集电区窗口26内形成第二导电类型选择注入集电区28；

2.7在所得结构上形成第一导电类型重掺杂多晶硅层，通过各向异性刻蚀的方法在本征集电区窗口26内的边缘处形成第一导电类型重掺杂多晶硅侧墙29；

2.8在露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的多晶硅层22的表面、以及多晶硅侧墙29的表面和侧面上淀积Si/SiGe/Si多晶层32；

2.9在所得结构后上淀积非保形覆盖氧化硅层36，所述非保形覆盖氧化硅层36覆盖在Si/SiGe/Si多晶层32上表面的厚度大于覆盖在Si/SiGe/Si多晶层32侧面以及覆盖在本征基区Si/SiGe/Si外延层30上表面的的厚度；

2.10通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层36凹陷处的内壁上形成氮化硅侧墙38；

2.11以氮化硅侧墙38为掩蔽层进行腐蚀，腐蚀掉位于氮化硅侧墙38之间露出的非保形覆盖氧化硅层36，同时使得氮化硅侧墙38之外露出的非保形覆盖氧化硅层36经过腐蚀后仍然保持大于100nm的厚度；

2.12在所得结构上形成第二导电类型重掺杂多晶硅层，依次光刻、刻蚀所述重掺杂多晶硅层和其下方的非保形覆盖氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40；

2.13通过光刻依次去除部分Si/SiGe/Si多晶层32、多晶硅层22和氧化硅层20，露出硅集电极引出区16的上表面；保留的氧化硅层20成为氧化硅隔离介质层；

2.14使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42；

2.15采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。

特别是，步骤2.1中采用离子注入再热推进的方法在衬底10上形成硅埋层集电区12。

特别是，步骤2.2中采用离子注入再热推进的方法形成硅集电极引出区16。

特别是，步骤2.3中采用挖槽再填充介质层或者局部氧化的方法形成场区介质层18。

特别是，步骤2.4中通过原位掺杂淀积或者先淀积再离子注入的方法形成多晶硅层22。

特别是，步骤2.6中利用一次或多次离子注入形成第二导电类型选择注入集电区28。

特别是，步骤2.7中通过原位掺杂淀积或者先淀积再离子注入的方法形成第一导电类型重掺杂多晶硅层。

特别是，步骤2.8中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层30和Si/SiGe/Si多晶层32。

特别是，步骤2.12中通过原位掺杂淀积或者先淀积再离子注入的方法形成第二导电类型重掺杂多晶硅层。

特别是，步骤2.14中使得多晶硅发射区40中杂质外扩散形成第二导电类型重掺杂单晶发射区42利用的是热推进工艺或者快速热退火工艺。

本发明低电阻多晶连接基区全自对准双极晶体管在本征集电区窗口26内紧挨着氧化硅层20和多晶硅层22的侧壁增加了多晶硅侧墙29，多晶硅侧墙29和Si/SiGe/Si多晶层32与其接触的部分一同构成多晶连接基区，有效地减小了这部分的串联电阻，而且同时保持了现有技术所具有的单晶发射区、抬升外基区、本征集电区窗口和SIC掩膜窗口之间的全自对准优点。

本发明低电阻多晶连接基区全自对准双极晶体管制备方法通过原位掺杂淀积或者先淀积再离子注入形成第一导电类型重掺杂多晶Si层、再进行各向异性刻蚀在本征集电区窗口26边缘形成该多晶硅侧墙29，在保持较低C_BC的基础上进一步减小了R_B，从而能够进一步优化器件性能。

附图说明

图1～图9为本发明优选实施例结构示意图。

具体实施方式

下面结合说明书附图和优选实施例对本发明做详细描述。

优选实施例一：如图1所示，以第一导电类型轻掺杂硅片作为衬底10，然后采用离子注入再热推进的方法在衬底10上形成第二导电类型重掺杂硅埋层集电区12。在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14。

在硅外延层14内采用离子注入再热推进的方法形成第二导电类型重掺杂硅集电极引出区16，硅集电极引出区16与硅埋层集电区12相连接，从而将集电区引出到表面。在硅外延层14内采用先挖槽再填充介质层的方法形成场区介质层18。

如图2所示，在所得结构上淀积氧化硅层20，在氧化硅层20上通过原位掺杂淀积的方法形成第一导电类型重掺杂多晶硅层22。

如图3所示，在多晶硅层22上涂覆光刻胶24，通过光刻、先后干法刻蚀多晶硅层22和氧化硅层20，暴露出硅外延层14上表面，形成本征集电区窗口26。利用一次离子注入形成第二导电类型SIC区(选择注入集电区)28，即保证本征集电区窗口26同时也是SIC掩膜窗口。

如图4所示，去掉光刻胶24。通过原位掺杂淀积的方法形成第一导电类型重掺杂多晶硅层，再通过各向异性刻蚀的方法在本征集电区窗口26边缘形成第一导电类型重掺杂多晶硅侧墙29。

如图5所示，利用图形外延方法在露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的多晶硅层22的表面、以及多晶硅侧墙29的表面和侧面上淀积Si/SiGe/Si多晶层32。

如图6所示，在所得结构上淀积非保形覆盖氧化硅层36，使其覆盖在Si/SiGe/Si多晶层32上表面的部分厚度较大、而覆盖在Si/SiGe/Si多晶层32侧面的部分以及覆盖在本征基区Si/SiGe/Si外延层30上表面的部分厚度较小。通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38。

如图7所示，以氮化硅侧墙38为掩蔽层通过湿法腐蚀氧化硅的方法对非保形覆盖氧化硅层36进行腐蚀。在腐蚀干净位于氮化硅侧墙38之间的非保形覆盖氧化硅层36的同时使得位于氮化硅侧墙38外面的非保形覆盖氧化硅层36仍大于150nm的厚度。

如图8所示，在所得结构上通过原位掺杂淀积的方法形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该多晶硅层和其下面的非保形覆盖氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40。

通过光刻和刻蚀方法先后刻蚀Si/SiGe/Si多晶层32、多晶硅层22和氧化硅层20，露出硅集电极引出区16。形成由多晶硅侧墙29以及剩余的多晶硅层22和Si/SiGe/Si多晶层32组成的抬升外基区。

如图9所示，利用快速热退火工艺使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42。最后，采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。

优选实施例二：如图1所示，以第一导电类型轻掺杂硅片作为衬底10，然后采用离子注入再热推进的方法在衬底10上形成第二导电类型重掺杂硅埋层集电区12。在衬底10和硅埋层集电区12上生长第二导电类型轻掺杂硅外延层14。

在硅外延层14内采用离子注入再热推进的方法形成第二导电类型重掺杂硅集电极引出区16，硅集电极引出区16与硅埋层集电区12相连接，从而将集电区引出到表面。在硅外延层14内采用局部氧化的方法形成场区介质层18。

如图2所示，在所得结构上淀积氧化硅层20，在氧化硅层20上通过先淀积再离子注入的方法形成第一导电类型重掺杂多晶硅层22。

如图3所示，在多晶硅层22上涂覆光刻胶24，通过光刻、先后湿法腐蚀多晶硅层22和氧化硅层20，暴露出硅外延层14上表面，形成本征集电区窗口26。利用多次离子注入形成第二导电类型SIC区(选择注入集电区)28，即保证本征集电区窗口26同时也是SIC掩膜窗口。

如图4所示，去掉光刻胶24。通过先淀积再离子注入的方法形成第一导电类型重掺杂多晶硅层，再通过各向异性刻蚀的方法在本征集电区窗口26边缘形成第一导电类型重掺杂多晶硅侧墙29。

如图5所示，利用图形外延方法在露出的硅外延层14表面上生长本征基区Si/SiGe/Si外延层30，同时在露出的多晶硅层22的表面、以及多晶硅侧墙29的表面和侧面上淀积Si/SiGe/Si多晶层32。

如图6所示，在所得结构上淀积非保形覆盖氧化硅层36，使其覆盖在Si/SiGe/Si多晶层32上表面的部分厚度较大、而覆盖在Si/SiGe/Si多晶层32侧面的部分以及覆盖在本征基区Si/SiGe/Si外延层30上表面的部分厚度较小。通过先淀积氮化硅层然后各向异性刻蚀的方法形成氮化硅侧墙38。

如图7所示，以氮化硅侧墙38为掩蔽层通过湿法腐蚀氧化硅的方法对非保形覆盖氧化硅层36进行腐蚀。在腐蚀干净位于氮化硅侧墙38之间的非保形覆盖氧化硅层36的同时使得位于氮化硅侧墙38外面的非保形覆盖氧化硅层36仍大于150nm的厚度。

如图8所示，在所得结构上通过先淀积再离子注入的方法形成第二导电类型重掺杂多晶硅层，然后通过光刻和刻蚀方法先后刻蚀该多晶硅层和其下面的非保形覆盖氧化硅层36，形成第二导电类型重掺杂多晶硅发射区40。

通过光刻和刻蚀方法先后刻蚀Si/SiGe/Si多晶层32、多晶硅层22和氧化硅层20，露出硅集电极引出区16。形成由多晶硅侧墙29以及剩余的多晶硅层22和Si/SiGe/Si多晶层32组成的抬升外基区。

如图9所示，利用专门热退火工艺使得多晶硅发射区40中的杂质向本征基区Si/SiGe/Si外延层30内扩散，形成第二导电类型重掺杂单晶发射区42。最后，采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。

以上，仅为本发明的较佳实施例，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求所界定的保护范围为准。

Claims (11)

1.一种低电阻多晶连接基区全自对准双极晶体管，其特征在于：所述晶体管包括第一导电类型的衬底、第二导电类型的硅埋层集电区、生长在所述衬底和硅埋层集电区上的第二导电类型的轻掺杂硅外延层、在所述轻掺杂硅外延层内形成连接所述硅埋层集电区的第二导电类型重掺杂硅集电极引出区、在轻掺杂硅外延层中形成的场区介质层、位于轻掺杂硅外延层内的选择注入集电区、对应于所述选择注入集电区的本征基区外延层、位于本征基区外延层内且对应发射区-基区隔离介质区所围成窗口的第二导电类型重掺杂单晶发射区、位于所述本征基区外延层上的发射区-基区隔离介质区和第二导电类型重掺杂多晶发射区、位于所述发射区-基区隔离介质区外围的抬升外基区、以及位于抬升外基区下方的氧化硅隔离介质层；所述第二导电类型重掺杂多晶发射区位于所述发射区-基区隔离介质区的内侧；所述发射区-基区隔离介质区由外侧的非保形覆盖氧化硅层和内侧的氮化硅侧墙组成；所述抬升外基区包括位于氧化硅隔离介质层上的第一导电类型重掺杂多晶硅层、位于所述多晶硅层侧面和氧化硅隔离介质层侧面的多晶硅侧墙、位于所述多晶硅层上的Si/SiGe/Si多晶层、以及位于所述多晶硅侧墙上面和侧面的Si/SiGe/Si多晶层。

2.一种低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，所述方法包括下述步骤：

2.1采用第一导电类型轻掺杂硅片作为衬底(10)，在衬底(10)上形成第二导电类型重掺杂硅埋层集电区(12)；在衬底(10)和硅埋层集电区(12)上生长第二导电类型轻掺杂硅外延层(14)；

2.2在硅外延层(14)中形成第二导电类型重掺杂硅集电极引出区(16)，所述硅集电极引出区(16)与硅埋层集电区(12)相连接并一直延伸到硅外延层(14)表面；

2.3在所述硅外延层(14)内形成场区介质层(18)；

2.4淀积氧化硅层(20)，在所述氧化硅层(20)上形成第一导电类型重掺杂多晶硅层(22)；

2.5依次光刻、刻蚀多晶硅层(22)和氧化硅层(20)至硅外延层(14)的上表面，形成本征集电区窗口(26)；

2.6在本征集电区窗口(26)内形成第二导电类型选择注入集电区(28)；

2.7在所得结构上形成第一导电类型重掺杂多晶硅层，通过各向异性刻蚀的方法在本征集电区窗口(26)内的边缘处形成第一导电类型重掺杂多晶硅侧墙(29)；

2.8在露出的硅外延层(14)表面上生长本征基区Si/SiGe/Si外延层(30)，同时在露出的多晶硅层(22)的表面、以及多晶硅侧墙(29)的表面和侧面上淀积Si/SiGe/Si多晶层(32)；

2.9在所得结构后上淀积非保形覆盖氧化硅层(36)，所述非保形覆盖氧化硅层(36)覆盖在Si/SiGe/Si多晶层(32)上表面的厚度大于覆盖在Si/SiGe/Si多晶层(32)侧面以及覆盖在本征基区Si/SiGe/Si外延层(30)上表面的的厚度；

2.10通过先淀积氮化硅层然后各向异性刻蚀的方法在非保形覆盖氧化硅层(36)凹陷处的内壁上形成氮化硅侧墙(38)；

2.11以氮化硅侧墙(38)为掩蔽层进行腐蚀，腐蚀掉位于氮化硅侧墙(38)之间露出的非保形覆盖氧化硅层(36)，同时使得氮化硅侧墙(38)之外露出的非保形覆盖氧化硅层(36)经过腐蚀后仍然保持大于100nm的厚度；

2.12在所得结构上形成第二导电类型重掺杂多晶硅层，依次光刻、刻蚀所述重掺杂多晶硅层和其下方的非保形覆盖氧化硅层(36)，形成第二导电类型重掺杂多晶硅发射区(40)；

2.13通过光刻依次去除部分Si/SiGe/Si多晶层(32)、多晶硅层(22)和氧化硅层(20)，露出硅集电极引出区(16)的上表面；保留的氧化硅层(20)成为氧化硅隔离介质层；

2.14使得多晶硅发射区(40)中的杂质向本征基区Si/SiGe/Si外延层(30)内扩散，形成第二导电类型重掺杂单晶发射区(42)；

2.15采用常规半导体集成电路后道工艺步骤，包括淀积孔介质层，制备接触孔，引出发射极金属电极、基极金属电极和集电极金属电极，完成器件制备。

3.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.1中采用离子注入再热推进的方法在衬底(10)上形成硅埋层集电区(12)。

4.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.2中采用离子注入再热推进的方法形成硅集电极引出区(16)。

5.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.3中采用挖槽再填充介质层或者局部氧化的方法形成场区介质层(18)。

6.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.4中通过原位掺杂淀积或者先淀积再离子注入的方法形成多晶硅层(22)。

7.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.6中利用一次或多次离子注入形成第二导电类型选择注入集电区(28)。

8.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.7中通过原位掺杂淀积或者先淀积再离子注入的方法形成第一导电类型重掺杂多晶硅层。

9.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.8中利用图形外延方法同时生长本征基区Si/SiGe/Si外延层(30)和Si/SiGe/Si多晶层(32)。

10.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.12中通过原位掺杂淀积或者先淀积再离子注入的方法形成第二导电类型重掺杂多晶硅层。

11.根据权利要求2所述的低电阻多晶连接基区全自对准双极晶体管制备方法，其特征在于，步骤2.14中使得多晶硅发射区(40)中杂质外扩散形成第二导电类型重掺杂单晶发射区(42)利用的是热推进工艺或者快速热退火工艺。