CN102097315A - 实现硅锗异质结晶体管基区窗口的方法 - Google Patents

实现硅锗异质结晶体管基区窗口的方法 Download PDF

Info

Publication number
CN102097315A
CN102097315A CN 200910201936 CN200910201936A CN102097315A CN 102097315 A CN102097315 A CN 102097315A CN 200910201936 CN200910201936 CN 200910201936 CN 200910201936 A CN200910201936 A CN 200910201936A CN 102097315 A CN102097315 A CN 102097315A
Authority
CN
China
Prior art keywords
side wall
film
dielectric film
base
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910201936
Other languages
English (en)
Other versions
CN102097315B (zh
Inventor
陈帆
张海芳
徐炯�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910201936 priority Critical patent/CN102097315B/zh
Publication of CN102097315A publication Critical patent/CN102097315A/zh
Application granted granted Critical
Publication of CN102097315B publication Critical patent/CN102097315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种实现硅锗异质结晶体管基区窗口的方法，在硅衬底上形成有埋层、集电区、衬底隔离区的硅片上淀积复合介质膜；采用干法刻蚀所述复合介质膜，定义基区窗口，刻蚀停止在所述复合介质膜的氧化膜上；在基区窗口打开后，复合介质膜的氧化膜去除之前，再淀积一层介质膜层，利用介质膜层在基区窗口界面台阶处形成D形侧墙；同时，利用D形侧墙的保护，湿法去除基区窗口内剩余氧化膜，并外延生长SiGe基区。采用本发明由于D形侧墙的形成使得基区窗口界面台阶处被缓变化，SiGe外延后继续保留由D形侧墙形成的缓变台阶，使其在后续的发射极多晶硅侧墙工艺中无绝缘物残留，从而形成连续的金属硅化物，降低外基区电阻，提高器件性能。

Description

实现硅锗异质结晶体管基区窗口的方法
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种实现硅锗异质结晶体管基区窗口的方法。
背景技术
在SiGe(硅锗)异质结晶体管(SiGe HBT)的制备工艺中，SiGe基区的形成是通过外延的方式实现的，包括选择性外延，非选择性外延和复合外延。
目前常规的非选择性外延基区形成的方法是(结合图1所示)：1.介质膜105淀积。该介质膜105为氧化膜，或者氧化膜与其它膜质的组合。2.SiGe基区窗口打开。3.SiGe外延生长，形成SiGe基极单晶硅层110和SiGe外基区106，在单晶硅区生长单晶硅，其它区域生长多晶硅。介质膜105的作用为：(1)抬高SiGe外基区106，以拉开SiGe外基区106与集电极区104高浓度掺杂距离，降低BC结的寄生电容。(2)用湿法刻蚀在介质膜105中最终打开SiGe基区窗口，为SiGe外延生长提供一个超洁净的单晶表面，提高SiGe外延生长质量。
目前被广泛使用的介质膜为氧化膜和多晶硅膜的组合，干法刻蚀多晶膜停在氧化膜，用湿法去除留下的氧化膜以打开基区窗口，并在短时间内外延SiGe以保证SiGe质量。但是，基区窗口打开会在基区窗口界面处形成台阶(参见图1)，SiGe外延后此处的台阶会被继续保留下来；如果基区窗口打开在有源区上，该台阶便作为SiGe单晶与多晶的交界面；SiGe多晶生长速度通常大于等于单晶生长速度，所述交界面处台阶高度会被进一步放大。在后续的器件形成工艺中，实施金属硅化物工艺之前，在多晶硅发射极两侧形成侧墙109以防止基区与发射极之间短接。实施该侧墙109工艺步骤时会在基区窗口界面处的台阶上也形成绝缘侧墙111，从而使金属硅化物形成在此处不连续，导致外基区电阻升高，影响器件性能。利用过刻蚀的方式清除台阶处的绝缘侧墙111是有潜在风险的，由于在SiGe形成后要避免热预算对器件性能的影响，绝缘侧墙111所用膜质通常为等离子体形成的氧化膜，过度刻蚀会导致发射极与基极之间侧墙厚度不够，不足以实现绝缘。
图1中的101为硅衬底，102为埋层，103为衬底隔离区，107为发射极-基极隔离区，108为多晶硅发射极区。
发明内容
本发明要解决的技术问题是提供一种实现硅锗异质结晶体管基区窗口的方法，能在实施发射极多晶硅侧墙工艺步骤时清除基区窗口台阶处非必要的绝缘物，从而形成连续的金属硅化物，降低基区电阻，提高器件性能。
为解决上述技术问题，本发明的实现硅锗异质结晶体管基区窗口的方法是：
步骤一，在硅衬底上形成有埋层、集电区、衬底隔离区的硅片上淀积复合介质膜；
步骤二，采用干法刻蚀所述复合介质膜，定义基区窗口，刻蚀停止在所述复合介质膜的氧化膜上；
步骤三，在基区窗口界面台阶处淀积侧墙用介质膜层，采用干法刻蚀侧墙用介质膜层形成D形侧墙，刻蚀停止在复合介质膜剩余的氧化膜上；
步骤四，利用所述复合介质膜和D形侧墙做阻挡层，湿法去除基区窗口内剩余氧化膜，露出SiGe外延用基区；
步骤五，在所述基区窗口内进行SiGe外延生长，形成SiGe基极单晶硅层和SiGe外基区；并且由D形侧墙形成从单晶到多晶区缓变的粗糙度分布；
步骤六，在所述SiGe基极单晶硅层上形成发射极-基极隔离区，SiGeNPN器件多晶硅发射极区，发射极区多晶硅侧墙；由D形侧墙形成的基区窗口界面缓变台阶处无绝缘物残留；
步骤七，SiGe NPN器件金属硅化物形成，由D形侧墙形成的基区窗口界面缓变台阶处金属硅化物形成连续。
本发明所述的基区窗口实现方法，通过使窗口界面处台阶缓变化，从而消除后续工艺在此处的侧墙残留，形成连续金属硅化物，有利于降低基区电阻，提高器件性能。另外用氮化硅作侧墙，还有效利用了SiGe在氮化硅上生长的多晶膜粗糙度低于在多晶硅上和氧化物上的粗超度，使此处单晶与多晶界面处的粗糙度变化连续，降低单晶和多晶SiGe界面处缺陷，从而减少缺陷，降低复合电流，提高器件性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是采用常规基区窗口形成工艺方法制成的器件结构示意图；
图2-8是本发明的方法一实施例工艺流程示意图；
图9是本发明的方法控制流程图。
具体实施方式
本发明所述的实现硅锗异质结晶体管基区窗口的方法是在介质膜部分打开后，氧化膜去除之前，再淀积一层介质膜层，利用该介质膜层在基区窗口界面台阶处形成D形侧墙；同时，利用所述D形侧墙的保护，湿法去除基区窗口内剩余氧化膜，并在短时间内外延生长SiGe基区。D形侧墙的形成使得基区窗口界面台阶处被缓变化，SiGe外延后继续保留由D形侧墙形成的缓变台阶，使其在后续的发射极多晶硅侧墙工艺中无绝缘物残留，从而形成连续的金属硅化物，降低外基区电阻。
结合图9所示，本发明的实现硅锗异质结晶体管基区窗口的方法在一具体实施例中工艺流程如下：
第一步，如图2所示，在硅衬底201上形成N+埋层202，采用常规的NPN器件工艺方法在所述N+埋层202上形成集电区(包括低阻集电区和本征集电区)204，在所述集电区204和N+埋层202的两侧端制备衬底隔离区203。
第二步，参见图3所示，复合介质膜205淀积，厚度为100
Figure G200910201936XD00041
-1000
Figure G200910201936XD00042
该复合介质膜205为一层氧化膜和一层多晶硅膜组成的复合介质膜，当然还可以采用其它复合介质膜；所述复合介质膜205可以采用PVD(物理气相淀积)或CVD(化学气相淀积)工艺方法制备。
第三步，参见图4所示，基区窗口多晶硅膜刻蚀。采用干法刻蚀所述复合介质膜205定义基区窗口，刻蚀停止在复合介质膜205的氧化膜上。
第四步，参见图5所示，侧墙用介质膜层淀积和刻蚀。首先在基区窗口界面台阶处淀积氮化硅，再采用干法刻蚀形成D形侧墙211，刻蚀停止在复合介质膜205剩余的氧化膜上。所述D形侧墙211还可以是氧化膜，氮氧化膜，或者由一层氮化膜和一层氧化膜组成的复合介质膜。
第五步，参见图6所示，基区窗口剩余氧化膜去除。利用多晶硅膜和氮化硅做阻挡层，湿法去除基区窗口内剩余氧化膜，露出SiGe外延用基区。
第六步，参见图7所示，在所述基区窗口内进行SiGe外延生长，形成SiGe基极单晶硅层210和SiGe外基区206；在单晶硅区生长单晶硅，其它区域生长多晶硅，并且由D形侧墙211形成从单晶到多晶区缓变的粗糙度分布。
第七步，参见图8所示，采用常规的工艺方法，在所述SiGe基极单晶硅层210上形成发射极-基极隔离区207，SiGe NPN器件多晶硅发射极区208，发射极区多晶硅侧墙209。由D形侧墙211形成的基区窗口界面缓变台阶处无绝缘物残留。
第八步，采用常规的金属硅化物工艺方法和连线工艺方法，完成后续的SiGe NPN器件金属硅化物层和连线。由D形侧墙211形成的基区窗口界面缓变台阶处金属硅化物形成连续。
根据以上步骤最终形成的硅锗异质结晶体管的器件结构如图8所示。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种实现硅锗异质结晶体管基区窗口的方法，其特征在于，包括如下步骤：
步骤一，在硅衬底上形成有埋层、集电区、衬底隔离区的硅片上淀积复合介质膜；
步骤二，采用干法刻蚀所述复合介质膜，定义基区窗口，刻蚀停止在所述复合介质膜的氧化膜上；
步骤三，在基区窗口界面台阶处淀积侧墙用介质膜层，再采用干法刻蚀侧墙用介质膜层形成D形侧墙，刻蚀停止在复合介质膜剩余的氧化膜上；
步骤四，利用所述复合介质膜和D形侧墙做阻挡层，湿法去除基区窗口内剩余氧化膜，露出SiGe外延用基区；
步骤五，在所述基区窗口内进行SiGe外延生长，形成SiGe基极单晶硅层和SiGe外基区，并且由D形侧墙形成从单晶到多晶区缓变的粗糙度分布；
步骤六，在所述SiGe基极单晶硅层上形成发射极-基极隔离区，SiGeNPN器件多晶硅发射极区，发射极区多晶硅侧墙；由D形侧墙形成的基区窗口界面缓变台阶处无绝缘物残留；
步骤七，SiGe NPN器件金属硅化物形成，由D形侧墙形成的基区窗口界面缓变台阶处金属硅化物形成连续。
2.如权利要求1所述的方法，其特征在于：所述复合介质膜为一层氧化膜和一层多晶硅膜组成的复合介质膜，厚度为
Figure F200910201936XC00011
3.如权利要求1所述的方法，其特征在于：所述D形侧墙是氧化膜，氮化膜，氮氧化膜，或者由一层氮化膜和一层氧化膜组成的复合介质膜。
CN 200910201936 2009-12-15 2009-12-15 实现硅锗异质结晶体管基区窗口的方法 Active CN102097315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910201936 CN102097315B (zh) 2009-12-15 2009-12-15 实现硅锗异质结晶体管基区窗口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910201936 CN102097315B (zh) 2009-12-15 2009-12-15 实现硅锗异质结晶体管基区窗口的方法

Publications (2)

Publication Number Publication Date
CN102097315A true CN102097315A (zh) 2011-06-15
CN102097315B CN102097315B (zh) 2013-03-13

Family

ID=44130341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910201936 Active CN102097315B (zh) 2009-12-15 2009-12-15 实现硅锗异质结晶体管基区窗口的方法

Country Status (1)

Country Link
CN (1) CN102097315B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000679A (zh) * 2012-12-20 2013-03-27 清华大学 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN103022110A (zh) * 2012-12-20 2013-04-03 清华大学 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103066117A (zh) * 2011-10-24 2013-04-24 上海华虹Nec电子有限公司 半自对准双极晶体管及其制作方法
CN103117299A (zh) * 2011-11-16 2013-05-22 上海华虹Nec电子有限公司 自对准双极晶体管及其制作方法
CN109887843A (zh) * 2019-01-31 2019-06-14 上海华虹宏力半导体制造有限公司 采用非选择性外延的自对准锗硅hbt器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156436B2 (ja) * 1993-04-05 2001-04-16 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
CN100508208C (zh) * 2007-07-02 2009-07-01 中电华清微电子工程中心有限公司 抬高外基区锗硅异质结晶体管及其制备工艺

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066117A (zh) * 2011-10-24 2013-04-24 上海华虹Nec电子有限公司 半自对准双极晶体管及其制作方法
CN103066117B (zh) * 2011-10-24 2015-06-03 上海华虹宏力半导体制造有限公司 半自对准双极晶体管及其制作方法
CN103117299A (zh) * 2011-11-16 2013-05-22 上海华虹Nec电子有限公司 自对准双极晶体管及其制作方法
CN103117299B (zh) * 2011-11-16 2015-06-03 上海华虹宏力半导体制造有限公司 自对准双极晶体管及其制作方法
CN103000679A (zh) * 2012-12-20 2013-03-27 清华大学 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN103022110A (zh) * 2012-12-20 2013-04-03 清华大学 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN103000679B (zh) * 2012-12-20 2015-05-06 清华大学 低电阻多晶连接基区全自对准双极晶体管及其制备方法
CN103022110B (zh) * 2012-12-20 2015-07-29 清华大学 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN109887843A (zh) * 2019-01-31 2019-06-14 上海华虹宏力半导体制造有限公司 采用非选择性外延的自对准锗硅hbt器件的制造方法
CN109887843B (zh) * 2019-01-31 2022-03-08 上海华虹宏力半导体制造有限公司 采用非选择性外延的自对准锗硅hbt器件的制造方法

Also Published As

Publication number Publication date
CN102097315B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
US7348632B2 (en) NMOS device formed on SOI substrate and method of fabricating the same
CN100449784C (zh) 半导体器件及其制造方法
JP3603747B2 (ja) ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ
CN102097315B (zh) 实现硅锗异质结晶体管基区窗口的方法
CN101359682A (zh) 自对准抬升外基区双极或异质结双极晶体管及其制备方法
US20070207567A1 (en) Method of Base Formation in a Bicmos Process
US20050104127A1 (en) Bipolar transistor, BiCMOS device, and method for fabricating thereof
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
JP4711827B2 (ja) ヘテロバイポーラトランジスタおよびその製造方法
JP2924417B2 (ja) 半導体装置
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
JP2009043866A (ja) 半導体装置およびその製造方法
CN102054689B (zh) SiGe异质结双极晶体管的制作方法
CN102683400B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102403345A (zh) SiGeHBT发射极与基极之间隔离的膜层结构及方法
TWI246112B (en) Method for fabrication of SiGe layer having small poly grains and related structure
CN102738178B (zh) 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法
US20020185657A1 (en) Method of manufacturing a bipolar transistor of double-polysilicon, heterojunction-base type and corresponding transistor
CN101958285B (zh) 在BiCMOS工艺中制作PIP电容的方法
CN102376756B (zh) 多晶硅栅极结构
CN103022110A (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102136423A (zh) 改善硅锗淀积表面粗糙度的方法
CN102790081B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN103035686B (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法
JP4133852B2 (ja) バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.