CN101958285B - 在BiCMOS工艺中制作PIP电容的方法 - Google Patents

在BiCMOS工艺中制作PIP电容的方法 Download PDF

Info

Publication number
CN101958285B
CN101958285B CN2009100575972A CN200910057597A CN101958285B CN 101958285 B CN101958285 B CN 101958285B CN 2009100575972 A CN2009100575972 A CN 2009100575972A CN 200910057597 A CN200910057597 A CN 200910057597A CN 101958285 B CN101958285 B CN 101958285B
Authority
CN
China
Prior art keywords
electric capacity
layer
polysilicon layer
pip electric
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100575972A
Other languages
English (en)
Other versions
CN101958285A (zh
Inventor
钱文生
胡君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009100575972A priority Critical patent/CN101958285B/zh
Publication of CN101958285A publication Critical patent/CN101958285A/zh
Application granted granted Critical
Publication of CN101958285B publication Critical patent/CN101958285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明公开了一种在BiCMOS制造工艺中制造PIP电容的方法，采用CMOS晶体管的栅多晶硅作为PIP电容的下极板，采用SiGe异质结双极晶体管的发射极多晶硅作为PIP电容的上极板；该方法包括如下步骤：第一步，在硅衬底的指定区域上淀积多晶硅层作为PIP电容的下极板；第二步，全面淀积氮化硅层；第三步，淀积已掺杂的多晶硅层，或者淀积非掺杂的多晶硅层并进行离子注入掺杂；该多晶硅层作为PIP电容的上极板。该方法不需要增加额外的工艺步骤，也不需要增加额外的光刻版，既实现了PIP电容，又有效的降低了成本。

Description

在BiCMOS工艺中制作PIP电容的方法
技术领域
本发明涉及一种BiCMOS(双极CMOS)半导体器件制造工艺，尤其涉及一种通过BiCMOS工艺中用双极晶体管发射极多晶硅制作PIP电容的方法。
背景技术
在目前的半导体工业界，有多种方法制作电容器，包括有MOS电容，PIP电容，MIM电容等，而为了满足客户对电容特性，低成本等要求，PIP电容已被广泛的运用，因为相对于MOS电容来讲，其电容特性好，线性度强，而且MOS电容需要用热过程生长高掺杂的氧化层，PIP电容只需要用CVD(化学气相沉积)生长，相对于MIM电容来讲，其制造相对简单。
所以，在目前的BiCMOS(双极CMOS，由双极型门电路和互补金属氧化物半导体门电路构成，将双极工艺和CMOS工艺兼容)制造工艺中制造PIP电容是比较好的。但是在目前的工艺流程中，制造PIP电容要额外增加几道工艺步骤，包括增加淀积多晶硅层，增加额外的光刻步骤，并且要增加额外的光刻版，这样的话就额外增加了工艺制造的成本，这对制造工厂来说是不愿意看到的。
总之，在目前的半导体BiCMOS制造工艺中，还没有找到最合适的方法来制造PIP电容，本发明主要解决的就是这个问题。
发明内容
本发明所要解决的一个技术问题是提供一种在BiCMOS制造工艺中制造PIP电容的方法，该方法在不增加工艺步骤及掩模版的情况下，用现有步骤制作PIP电容，能有效降低制作成本。
为解决上述技术问题，本发明提供一种在BiCMOS工艺中制作PIP电容的方法，采用CMOS晶体管的栅多晶硅作为PIP电容的下极板，采用SiGe异质结双极晶体管的发射极多晶硅作为PIP电容的上极板；该方法包括如下步骤：
第一步，在硅衬底的指定区域上淀积多晶硅层作为PIP电容的下极板；
第二步，全面淀积氮化硅层；
第三步，淀积已掺杂的多晶硅层，或者淀积非掺杂的多晶硅层并进行离子注入掺杂；该多晶硅层作为PIP电容的上极板；
在第二步和第三步之间增加如下步骤：步骤B，离子注入第一步形成的多晶硅层；步骤C，淀积基区氧化层和多晶硅层；步骤D，去除基区氧化层和多晶硅层，并去除第二步形成的部分氮化硅层，保留第一步形成的多晶硅层上的氮化硅层；步骤E，依次淀积SiGe层、氧化硅层、多晶硅层、氧化硅层；步骤F，去除步骤E的上述淀积层。
第三步中所述的多晶硅层用作SiGe异质结双极晶体管的发射极。第一步所述PIP电容的下极板的厚度为到
在第一步和第二步之间增加步骤A：在第一步的多晶硅层上形成氮化硅侧墙。第二步所述氮化硅层的厚度为
Figure GSB00000786537300023
到
步骤C所述基区氧化层和多晶硅层的厚度为
Figure GSB00000786537300031
到
Figure GSB00000786537300032
步骤E所述SiGe层、氧化硅层、多晶硅层和氧化硅层的厚度为
Figure GSB00000786537300033
到
Figure GSB00000786537300034
第三步所述PIP电容的上极板的厚度为
Figure GSB00000786537300035
到
Figure GSB00000786537300036
在第三步之后增加步骤G：采用金属硅化物工艺形成PIP电容。
和现有技术相比，本发明具有以下有益效果：本发明通过在BiCMOS制造工艺中用现有的SiGe异质结双极型晶体管的发射极多晶硅作为PIP电容的上极板，这样的话，不需要增加额外的工艺步骤，也不需要增加额外的光刻版，既实现了PIP电容，又有效的降低了成本。
附图说明
图1是本发明步骤1完成后的结构示意图；
图2是本发明步骤2完成后的结构示意图；
图3是本发明步骤3完成后的结构示意图；
图4是本发明步骤4完成后的结构示意图；
图5是本发明步骤5完成后的结构示意图；
图6是本发明步骤6完成后的结构示意图；
图7是本发明步骤7完成后的结构示意图；
图8是本发明步骤8完成后的结构示意图；
图9是本发明步骤9完成后的结构示意图；
图10是本发明步骤10完成后的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
为了在BiCMOS制造工艺中，以低成本，不增加工艺步骤的情况下制造PIP电容，本发明提供了一种在BiCMOS制造工艺中制造PIP电容的方法，PIP电容的下极板用CMOS制造过程中的栅极多晶硅，用SiGe异质结双极晶体管的发射极多晶硅作为PIP电容的上极板。其主要步骤在于：
步骤1，在硅衬底2的指定区域上淀积多晶硅层1作为PIP电容的下极板，多晶硅层1的厚度为
Figure GSB00000786537300041
到
Figure GSB00000786537300042
(如图1所示)；
步骤2，在上述多晶硅层1上形成氮化硅侧墙3(如图2所示)；
步骤3，全面淀积氮化硅层4，氮化硅层4的厚度为到
Figure GSB00000786537300044
(如图3所示)；
步骤4，离子注入上述多晶硅层1(如图4所示)；
步骤5，淀积基区氧化层5和多晶硅层6，厚度为
Figure GSB00000786537300045
到
Figure GSB00000786537300046
(如图5所示)；
步骤6，去除基区氧化层5和多晶硅层6，并去除部分侧墙3旁的氮化硅层4，仅保留多晶硅层1上的氮化硅层4(如图6所示)；
步骤7，依次淀积SiGe层7，氧化硅层8，多晶硅层9，氧化硅层10，厚度为
Figure GSB00000786537300047
到
Figure GSB00000786537300048
(如图7所示)；
步骤8，去除步骤7的上述淀积层：SiGe层7、氧化硅层8、多晶硅层9和氧化硅层10(如图8所示)；
步骤9，淀积已掺杂的多晶硅层11，或者淀积非掺杂的多晶硅层11并进行离子注入掺杂(如图9所示)；该多晶硅层11用作SiGe HBT晶体管(SiGe异质结双极晶体管)的发射极，并作为PIP电容的上极板；该多晶硅层11的厚度为
Figure GSB00000786537300049
到
Figure GSB000007865373000410
步骤10，采用金属硅化物工艺(salicide)形成PIP电容12(如图10所示)。

Claims (9)

1.一种在BiCMOS工艺中制作PIP电容的方法，其特征在于，采用CMOS晶体管的栅多晶硅作为PIP电容的下极板，采用SiGe异质结双极晶体管的发射极多晶硅作为PIP电容的上极板；该方法包括如下步骤：
第一步，在硅衬底的指定区域上淀积多晶硅层作为PIP电容的下极板；
第二步，全面淀积氮化硅层；
第三步，淀积已掺杂的多晶硅层，或者淀积非掺杂的多晶硅层并进行离子注入掺杂；该多晶硅层作为PIP电容的上极板；
在第二步和第三步之间增加如下步骤：步骤B，离子注入第一步形成的多晶硅层；步骤C，淀积基区氧化层和多晶硅层；步骤D，去除基区氧化层和多晶硅层，并去除第二步形成的部分氮化硅层，保留第一步形成的多晶硅层上的氮化硅层；步骤E，依次淀积SiGe层、氧化硅层、多晶硅层、氧化硅层；步骤F，去除步骤E的上述淀积层。
2.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，第三步中所述的多晶硅层用作SiGe异质结双极晶体管的发射极。
3.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，第一步所述PIP电容的下极板的厚度为到
Figure FSB00000786537200012
4.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，在第一步和第二步之间增加步骤A：在第一步的多晶硅层上形成氮化硅侧墙。
5.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，第二步所述氮化硅层的厚度为到
Figure FSB00000786537200022
6.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，步骤C所述基区氧化层和多晶硅层的厚度为
Figure FSB00000786537200023
到
Figure FSB00000786537200024
7.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，步骤E所述SiGe层、氧化硅层、多晶硅层和氧化硅层的厚度为
Figure FSB00000786537200025
到
Figure FSB00000786537200026
8.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，第三步所述PIP电容的上极板的厚度为到
Figure FSB00000786537200028
9.根据权利要求1所述的在BiCMOS工艺中制作PIP电容的方法，其特征在于，在第三步之后增加步骤G：采用金属硅化物工艺形成PIP电容。
CN2009100575972A 2009-07-13 2009-07-13 在BiCMOS工艺中制作PIP电容的方法 Active CN101958285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100575972A CN101958285B (zh) 2009-07-13 2009-07-13 在BiCMOS工艺中制作PIP电容的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100575972A CN101958285B (zh) 2009-07-13 2009-07-13 在BiCMOS工艺中制作PIP电容的方法

Publications (2)

Publication Number Publication Date
CN101958285A CN101958285A (zh) 2011-01-26
CN101958285B true CN101958285B (zh) 2012-07-11

Family

ID=43485541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100575972A Active CN101958285B (zh) 2009-07-13 2009-07-13 在BiCMOS工艺中制作PIP电容的方法

Country Status (1)

Country Link
CN (1) CN101958285B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931239B (zh) * 2011-08-10 2016-12-21 无锡华润上华科技有限公司 半导体器件及其制造方法
CN105632891A (zh) * 2014-11-28 2016-06-01 中芯国际集成电路制造(上海)有限公司 Pip电容器的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311529A (zh) * 2000-03-01 2001-09-05 国际商业机器公司 用场效应管和双极基极多晶硅层制造多晶硅电容器的方法
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311529A (zh) * 2000-03-01 2001-09-05 国际商业机器公司 用场效应管和双极基极多晶硅层制造多晶硅电容器的方法
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法

Also Published As

Publication number Publication date
CN101958285A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
US8754450B2 (en) SiGe heterojunction bipolar transistor having low collector/base capacitance and manufacturing method of the same
US10340363B2 (en) Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers
CN1215569C (zh) 半导体器件及其制造方法
US8710500B2 (en) Bipolar junction transistor with a self-aligned emitter and base
US7935606B2 (en) Transistor manufacture
US20140175520A1 (en) METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME
TWI636569B (zh) 自對準與非自對準之異質接面雙極電晶體的共整
CN101958285B (zh) 在BiCMOS工艺中制作PIP电容的方法
CN103165652B (zh) Mos器件及其制造方法
US10763328B2 (en) Epitaxial semiconductor material grown with enhanced local isotropy
CN102800590B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法
CN102683395B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102117780B (zh) 基于BiCMOS工艺的PIP电容形成方法
CN102097315B (zh) 实现硅锗异质结晶体管基区窗口的方法
CN102790080B (zh) 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
CN102044569A (zh) 电容器及其制造方法
CN103456637A (zh) SiGe源/漏区制造方法
CN103165671B (zh) Mos器件及其制备方法
CN103956378A (zh) 形成镍硅化物的方法、半导体器件及其形成方法
CN1971857A (zh) 自对准硅化物阻挡层的制作工艺方法
CN102376756B (zh) 多晶硅栅极结构
CN103022110A (zh) 金属硅化物抬升外基区全自对准双极晶体管及其制备方法
CN102136423A (zh) 改善硅锗淀积表面粗糙度的方法
JP2014514757A5 (zh)
CN103035686A (zh) 隐埋硅化物抬升外基区全自对准双极晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.