CN102376756B - 多晶硅栅极结构 - Google Patents

多晶硅栅极结构 Download PDF

Info

Publication number
CN102376756B
CN102376756B CN201010265303.8A CN201010265303A CN102376756B CN 102376756 B CN102376756 B CN 102376756B CN 201010265303 A CN201010265303 A CN 201010265303A CN 102376756 B CN102376756 B CN 102376756B
Authority
CN
China
Prior art keywords
layer
silicon
polysilicon
deposit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010265303.8A
Other languages
English (en)
Other versions
CN102376756A (zh
Inventor
刘继全
彭虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010265303.8A priority Critical patent/CN102376756B/zh
Publication of CN102376756A publication Critical patent/CN102376756A/zh
Application granted granted Critical
Publication of CN102376756B publication Critical patent/CN102376756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种多晶硅栅极结构，包括：硅衬底，位于该硅衬底上的一层栅氧化层；位于所述栅氧化层上的具有多层结构的栅极，该多层结构由上至下依次为金属硅化物，钨硅和多晶硅。本发明还公开了一种所述多晶硅栅极结构的制作方法。本发明能进一步降低多晶硅栅极的电阻，栅极电阻率最小可以做到1ohms/sq。

Description

多晶硅栅极结构
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种低电阻率的多晶硅栅极结构。
背景技术
多晶硅薄膜在集成电路制造中有许多重要的应用。场效应管一般在单晶硅衬底上生长一层很薄的栅氧化层，然后淀积一层多晶硅后进行光刻和刻蚀形成栅极。在半导体制造工艺中，也常常将高电导率的钨、钛、钴等的硅化物做在多晶硅上，从而形成具有较低方块电阻的薄膜互联结构。
在一些采用多晶硅栅极的半导体器件中，为了提高器件性能，通常希望栅极电阻能比较小。降低多晶硅栅极电阻的方法一般有如下几种：增加多晶硅厚度；对多晶硅进行掺杂；在多晶硅上淀积钛、钴等金属形成金属硅化物。但一般由于工艺限制或条件极限，多晶硅栅极电阻降低到一定值后很难再降低。
发明内容
本发明要解决的技术问题是提供一种多晶硅栅极结构，能够在现有工艺条件下，进一步降低多晶硅栅极的电阻；为此，本发明还要提供一种所述多晶硅栅结构的制作方法。
为解决上述技术问题，本发明的多晶硅栅结构包括：
硅衬底，位于该硅衬底上的一层栅氧化层；位于所述栅氧化层上的具有多层结构的栅极，该多层结构由上至下依次为金属硅化物，钨硅和多晶硅。
所述多晶硅栅极结构的制作方法如下：
步骤一、在硅衬底上形成栅氧化层，并在该栅氧化层上淀积一层多晶硅；
步骤二、在所述多晶硅上淀积一层钨硅；
步骤三、在所述钨硅上淀积一层硅；
步骤四、对步骤三中淀积的硅、以及前述的钨硅和多晶硅进行光刻和刻蚀，形成栅极层；
步骤五、淀积一层氧化层并通过光刻和刻蚀在栅极层的两侧形成氧化硅侧壁；
步骤六、淀积一层二氧化硅层，并通过光刻和刻蚀该二氧化硅层后形成位于所述栅氧化层上方的二氧化硅阻挡层；
步骤七、在所述硅的上端淀积一层难溶金属层，并通过快速退火后形成金属硅化物层；
步骤八、进行选择性刻蚀将未形成金属硅化物层的难溶金属层去除。
本发明通过在钨硅上制作一层具有更低电阻率的金属硅化物层，得到多层结构的多晶硅栅极，可以较明显的降低栅极电阻。一般采用钨硅工艺，栅极电阻率大概为2～5ohms/sq，而采用钛硅化合物工艺，栅电阻率大概为2～5ohms/sq。本发明中采用的多层结构的多晶硅栅极(复合结构)，栅极电阻率最小可以做到1ohms/sq。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的多晶硅栅结构示意图；
图2-7是本发明的多晶硅栅结构制作方法一实施例工艺流程图。
具体实施方式
参见图1所示，现有的多晶硅栅极结构采用多晶硅和低电阻率的钨硅作为栅极，在多晶硅和钨硅淀积后通过光刻和刻蚀、多晶硅侧壁制作，离子注入及退火等工艺后，形成栅极。
本发明的多晶硅栅极结构是在在钨硅后淀积一层硅，通过光刻和刻蚀后形成栅极，后续工艺在栅极上淀积一层难溶金属层，该难溶金属与硅发生反应生成具有低电阻率的金属硅化物层，从而得到低电阻率的多晶硅栅极。具体实现的方法如下：
第一步，参见图2所示，在硅衬底1形成栅氧化层2，并在该栅氧化层2上依次淀积一层多晶硅3，钨硅4和硅5。所述多晶硅3厚度为500～所述钨硅4厚度为1000～
Figure BSA00000247013000032
钨硅4中硅与钨的质量成分比为2∶1～3∶1。
第二步，参见图3所示，对所述硅5、钨硅4和多晶硅3进行光刻和刻蚀形成栅极层。刻蚀时停止在所述栅氧化层2上。
第三步，参见图4所示，淀积一层氧化层，通过光刻和刻蚀在栅极层的两侧形成氧化硅侧壁6。
第四步，参见图5所示，淀积一层二氧化硅层，通过光刻和刻蚀该二氧化硅层将需要形成金属硅化物位置的二氧化硅去除，其余位置的二氧化硅保留，形成位于所述栅氧化层2上方的二氧化硅阻挡层7，该二氧化硅层7用于金属硅化物形成的阻挡层。
第五步，参见图6所示，淀积一层难溶金属层8，例如溅射淀积一层金属钛，此外，还可以选择淀积金属钴、镍等，难溶金属层8的厚度为100～
Figure BSA00000247013000041
第六步，通过快速退火，使金属钛8与硅5发生反应形成钛硅化物9(即金属硅化物层9)，然后采用湿法刻蚀选择性去除未参与反应的金属钛8，保留二氧化硅阻挡层7和氧化层侧壁6。最终形成的多晶硅栅极结构如图7所示。当然所述金属硅化物层9还可以是钴硅化物或镍硅化物等，厚度为100～
Figure BSA00000247013000042
本发明通过制作具有多层结构的多晶硅栅极，从而得到低电阻率的多晶硅栅极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (2)

1.一种多晶硅栅极结构制作方法，包括如下步骤：
步骤一、在硅衬底上形成栅氧化层，并在该栅氧化层上淀积一层多晶硅：
步骤二、在所述多晶硅上淀积一层钨硅；其特征在于，还包括，
步骤三、在所述钨硅上淀积一层硅；
步骤四、对步骤三中淀积的硅、以及前述的钨硅和多晶硅进行光刻和刻蚀，形成栅极层；
步骤五、淀积一层氧化层并通过刻蚀在栅极层的两侧形成氧化硅侧壁；
步骤六、淀积一层二氧化硅层，并通过光刻和刻蚀该二氧化硅层后形成位于所述栅氧化层上方的二氧化硅阻挡层；
步骤七、在所述硅的上端淀积一层难溶金属层，并通过快速退火后形成金属硅化物层；
步骤八、进行选择性刻蚀将未形成金属硅化物层的难溶金属层去除。
2.如权利要求1所述的制作方法，其特征在于：所述难溶金属为钛、钴或镍。
CN201010265303.8A 2010-08-26 2010-08-26 多晶硅栅极结构 Active CN102376756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010265303.8A CN102376756B (zh) 2010-08-26 2010-08-26 多晶硅栅极结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010265303.8A CN102376756B (zh) 2010-08-26 2010-08-26 多晶硅栅极结构

Publications (2)

Publication Number Publication Date
CN102376756A CN102376756A (zh) 2012-03-14
CN102376756B true CN102376756B (zh) 2014-04-16

Family

ID=45795085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010265303.8A Active CN102376756B (zh) 2010-08-26 2010-08-26 多晶硅栅极结构

Country Status (1)

Country Link
CN (1) CN102376756B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800704A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 沟槽式mos晶体管及其制造方法、集成电路
CN107437501A (zh) * 2016-05-26 2017-12-05 北大方正集团有限公司 一种栅极结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988118A (zh) * 2005-12-23 2007-06-27 海力士半导体有限公司 制作快闪存储器件的方法
CN101202232A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法及半导体器件
CN101211966A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 具有栅极结构的半导体器件及其制造方法
CN101740616A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 一种ggnmos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1988118A (zh) * 2005-12-23 2007-06-27 海力士半导体有限公司 制作快闪存储器件的方法
CN101202232A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法及半导体器件
CN101211966A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 具有栅极结构的半导体器件及其制造方法
CN101740616A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 一种ggnmos器件及其制造方法

Also Published As

Publication number Publication date
CN102376756A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN104282542B (zh) 解决超级结产品保护环场氧侧壁多晶硅残留的方法
US10541143B2 (en) Self-aligned build-up of topographic features
CN102376756B (zh) 多晶硅栅极结构
CN102097315B (zh) 实现硅锗异质结晶体管基区窗口的方法
CN102184868A (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN107623030A (zh) 高电子迁移率晶体管的制造方法及高电子迁移率晶体管
CN110911280A (zh) 一种金属硅化物的形成方法
CN105097477A (zh) 一种镍硅化物的制作方法
CN103579317A (zh) 栅极结构及制造方法
CN101958285B (zh) 在BiCMOS工艺中制作PIP电容的方法
CN1889239A (zh) 一种钛硅化物的形成方法
CN101894752A (zh) 半导体制造方法
CN1885505A (zh) 一种钴硅化物的形成方法
CN102097358B (zh) 浅沟隔离槽
CN101399203A (zh) 金属硅化物薄膜的制备方法
CN104347373B (zh) 横向双扩散金属氧化物半导体晶体管的制造方法
CN102117762B (zh) 浅沟隔离槽
CN103545202B (zh) Pmos晶体管及其形成方法
CN102376647B (zh) 具有空气侧墙的cmos 制作方法
CN104576516A (zh) 金属互连结构的制造方法
CN103515318A (zh) Cmos全硅化物金属栅制备方法
JP2003258243A (ja) 半導体装置およびその製造方法
CN102446734A (zh) 栅极结构及方法
CN105118806A (zh) 一种避免后形成金属硅化物工艺中接触孔尺寸偏移的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant