CN104576516A - 金属互连结构的制造方法 - Google Patents

金属互连结构的制造方法 Download PDF

Info

Publication number
CN104576516A
CN104576516A CN201410449607.8A CN201410449607A CN104576516A CN 104576516 A CN104576516 A CN 104576516A CN 201410449607 A CN201410449607 A CN 201410449607A CN 104576516 A CN104576516 A CN 104576516A
Authority
CN
China
Prior art keywords
layer
window
metal
layer metal
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410449607.8A
Other languages
English (en)
Other versions
CN104576516B (zh
Inventor
由云鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410449607.8A priority Critical patent/CN104576516B/zh
Publication of CN104576516A publication Critical patent/CN104576516A/zh
Application granted granted Critical
Publication of CN104576516B publication Critical patent/CN104576516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种金属互连结构的制造方法，包括步骤：提供一衬底并在衬底上生长或淀积一层介质层；进行光刻刻蚀形成接触孔窗口；淀积第一层金属薄膜；进行光刻刻蚀形成第一层金属互连窗口；淀积第二层金属薄膜；进行光刻刻蚀形成第二层金属互连窗口，第二层金属互连窗口将第一层金属互连窗口完全包裹并叠加形成金属互连结构。本发明能增加金属互连结构的厚度、提高电路抗大电流、强功率的能力，同时能使金属的光刻刻蚀工艺容易实现、降低光刻所需的光刻胶厚度以及降低金属较厚所带来的负载效应的不利影响。

Description

金属互连结构的制造方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种金属互连结构的制造方法。
背景技术
金属和金属性材料在集成电路工艺中的应用被称为金属化。大多数现代金属系统采用铝-铜-硅合金作为集成电路工艺中的互连金属材料。如图1A至图1E所示，是现有金属互连结构的制造方法各步骤中的金属互连结构示意图；现有金属互连结构的制造方法中一般的单层金属(SLM)互连实现，形成过程包括如下步骤：
步骤一、如图1A所示，提供一衬底102，所述衬底102上形成有需要通过金属互连结构引出的掺杂区101，掺杂区101通过注入或扩散形成。如图1B所示，在完成最后的注入和扩散后，在所述衬底上生长或淀积一层介质层103如氧化物介质层，该氧化物介质层作为层间膜(ILD)。
步骤二、如图1C所示，采用光刻刻蚀工艺对选定区域的所述介质层103进行刻蚀形成接触孔窗口103a，所述接触孔窗口103a曝露出其底部的所述衬底102的掺杂区101；
步骤三、如图1D所示，淀积金属薄膜104。
步骤四、如图1E所示，采用光刻刻蚀工艺对选定区域的所述金属薄膜104进行刻蚀形成金属互连窗口104a，由该金属互连窗口104a形成金属互连结构104a，该金属互连结构104a用于将所述接触孔窗口103a底部的所述衬底102的掺杂区101引出。
随着科技的不断发展，半导体集成电路产品被越来越多地用于高电流、高功率技术领域，因此这对于互连金属要求也随之提高。直接影响因素就是互连金属即图1E中所示的金属薄膜104或金属互连结构104a的厚度，即金属的厚度越厚，电路抗大电流、强功率的能力越强。但基于典型的金属互连工艺存在两个重要问题：①刻蚀越厚的金属，要求光刻胶厚度越厚以保护金属互连窗口104a，但是工艺上光刻胶涂布厚度存在极限，否则会发生光刻显影不净等异常现象；②过厚的金属淀积，会导致金属间距变小，由于负载效应(load effect)的影响，密集区金属间会刻蚀不净造成金属残留，使得电路因短路而失效。
发明内容
本发明所要解决的技术问题是提供一种金属互连结构的制造方法，能增加金属互连结构的厚度、提高电路抗大电流、强功率的能力，同时能使金属的光刻刻蚀工艺容易实现、降低光刻所需的光刻胶厚度以及降低金属较厚所带来的负载效应的不利影响。
为解决上述技术问题，本发明提供的金属互连结构的制造方法包括如下步骤：
步骤一、提供一衬底，所述衬底上形成有需要通过金属互连结构引出的掺杂区，在所述衬底上生长或淀积一层介质层。
步骤二、采用光刻刻蚀工艺对选定区域的所述介质层进行刻蚀形成接触孔窗口，所述接触孔窗口曝露出其底部的所述衬底的掺杂区。
步骤三、淀积第一层金属薄膜；所述第一层金属薄膜填充所述接触孔窗口并延伸到所述接触孔窗口外部的所述介质层表面。
步骤四、采用光刻刻蚀工艺对选定区域的所述第一层金属薄膜进行刻蚀形成第一层金属互连窗口，所述第一层金属互连窗口的厚度大于所述接触孔窗口的深度，所述第一层金属互连窗口的底部金属完全填充所述接触孔窗口、所述第一层金属互连窗口的顶部金属的宽度大于所述接触孔窗口的宽度。
步骤五、淀积第二层金属薄膜；所述第二层金属薄膜将所述第一层金属互连窗口完全包裹并延伸到所述第一层金属互连窗口外部的所述介质层表面。
步骤六、采用光刻刻蚀工艺对选定区域的所述第二层金属薄膜进行刻蚀形成第二层金属互连窗口，所述第二层金属互连窗口的金属从所述第一层金属互连窗口的顶部和侧面将所述第一层金属互连窗口完全包裹，由所述第一层金属互连窗口和所述第二层金属互连窗口叠加形成金属互连结构，该金属互连结构用于将所述接触孔窗口底部的所述衬底的掺杂区引出。
进一步的改进是，步骤一中所述介质层为氧化物介质层，所述介质层的厚度为
进一步的改进是，所述氧化物介质层为不掺杂氧化层或硼磷硅玻璃。
进一步的改进是，所述第一层金属薄膜的材料为铝硅铜合金。
进一步的改进是，所述第二层金属薄膜的材料为铝硅铜合金。
6、如权利要求1或4或5所述金属互连结构的制造方法，其特征在于：步骤三淀积所述第一层金属薄膜之后还包括在所述第一层金属薄膜表面淀积一层氮化钛的步骤。
进一步的改进是，所述第一层金属薄膜的厚度为3微米～5微米。
进一步的改进是，所述第二层金属薄膜的厚度为3微米～5微米。
进一步的改进是，所述氮化钛的厚度为
进一步的改进是，所述第二层金属互连窗口包裹在所述第一层金属互连窗口的侧面的金属宽度为3微米～6微米。
本发明方法通过两层金属薄膜的淀积并通过两次光刻刻蚀来形成由两层金属互连窗口叠加而成的金属互连结构，能增加金属互连结构的厚度、提高电路抗大电流、强功率的能力。
同时本发明中不需要对整个金属互连结构厚度范围内的金属进行光刻刻蚀，而是将金属分成两层并分别进行光刻刻蚀，由于较薄的金属的光刻刻蚀工艺容易实现且不会产生较厚金属所带来的负载效应的不利影响，即本发明通过两层金属的套刻能缓解单层厚金属所带来的过高的金属台阶，故本发明还能使金属的光刻刻蚀工艺容易实现、降低光刻所需的光刻胶厚度以及降低金属较厚所带来的负载效应的不利影响，如不会产生较厚金属的负载效应所带来的密集区金属间会刻蚀不净造成金属残留并使得电路因短路而失效的不利影响。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1E是现有金属互连结构的制造方法各步骤中的金属互连结构示意图；
图2是本发明实施例金属互连结构的制造方法的流程图；
图3A-图3H是本发明实施例方法各步骤中的金属互连结构示意图。
具体实施方式
如图2所示，是本发明实施例金属互连结构的制造方法的流程图；如图3A至图3H所示，是本发明实施例方法各步骤中的金属互连结构示意图。本发明实施例金属互连结构的制造方法包括如下步骤：
步骤一、如图3A所示，提供一衬底2，所述衬底2上形成有需要通过金属互连结构引出的掺杂区1，掺杂区1通过注入或扩散形成。如图3B所示，在完成最后的注入和扩散后，在所述衬底2上生长或淀积一层介质层3，该介质层3作为层间膜。
较佳为，所述介质层3为氧化物介质层，所述介质层3的厚度为所述氧化物介质层为不掺杂氧化层(USG)或硼磷硅玻璃(BPSG)。
步骤二、如图3C所示，采用光刻刻蚀工艺对选定区域的所述介质层3进行刻蚀形成接触孔窗口3a，所述接触孔窗口6曝露出其底部的所述衬底2的掺杂区1。
步骤三、如图3D所示，淀积第一层金属薄膜4a；所述第一层金属薄膜4a填充所述接触孔窗口6并延伸到所述接触孔窗口6外部的所述介质层3表面。
较佳为，所述第一层金属薄膜4a的材料为铝硅铜合金。所述第一层金属薄膜4a的厚度为3微米～5微米。
在淀积所述第一层金属薄膜4a之后还包括在所述第一层金属薄膜4a表面淀积一层氮化钛的步骤。所述氮化钛的厚度为
步骤四、如图3E所示，采用光刻刻蚀工艺对选定区域的所述第一层金属薄膜4a进行刻蚀形成第一层金属互连窗口4，所述第一层金属互连窗口4的厚度大于所述接触孔窗口6的深度，所述第一层金属互连窗口4的底部金属完全填充所述接触孔窗口6、所述第一层金属互连窗口4的顶部金属的宽度大于所述接触孔窗口6的宽度。
步骤五、如图3F所示，淀积第二层金属薄膜5a；所述第二层金属薄膜5a将所述第一层金属互连窗口4完全包裹并延伸到所述第一层金属互连窗口4外部的所述介质层3表面。
较佳为，所述第二层金属薄膜5a的材料为铝硅铜合金。所述第二层金属薄膜5a的厚度为3微米～5微米。
步骤六、如图3G所示，采用光刻刻蚀工艺对选定区域的所述第二层金属薄膜5a进行刻蚀形成第二层金属互连窗口5，所述第二层金属互连窗口5的金属从所述第一层金属互连窗口4的顶部和侧面将所述第一层金属互连窗口4完全包裹，由所述第一层金属互连窗口4和所述第二层金属互连窗口5叠加形成金属互连结构，该金属互连结构用于将所述接触孔窗口6底部的所述衬底2的掺杂区1引出。
如图3H所示，为图3G所示结构的俯视图，可以看出，在俯视面上，所述接触孔窗口3a、所述第一层金属互连窗口4和所述第二层金属互连窗口5都为矩形且依次叠加在一起，宽度依次增加，所述第一层金属互连窗口4的覆盖范围大于所述接触孔窗口3a的覆盖范围，所述第二层金属互连窗口5的覆盖范围大于所述第一层金属互连窗口4的覆盖范围。
较佳为，所述第二层金属互连窗口5包裹在所述第一层金属互连窗口4的侧面的金属宽度7为3微米～6微米。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种金属互连结构的制造方法，其特征在于，包括如下步骤：
步骤一、提供一衬底，所述衬底上形成有需要通过金属互连结构引出的掺杂区，在所述衬底上生长或淀积一层介质层；
步骤二、采用光刻刻蚀工艺对选定区域的所述介质层进行刻蚀形成接触孔窗口，所述接触孔窗口曝露出其底部的所述衬底的掺杂区；
步骤三、淀积第一层金属薄膜；所述第一层金属薄膜填充所述接触孔窗口并延伸到所述接触孔窗口外部的所述介质层表面；
步骤四、采用光刻刻蚀工艺对选定区域的所述第一层金属薄膜进行刻蚀形成第一层金属互连窗口，所述第一层金属互连窗口的厚度大于所述接触孔窗口的深度，所述第一层金属互连窗口的底部金属完全填充所述接触孔窗口、所述第一层金属互连窗口的顶部金属的宽度大于所述接触孔窗口的宽度；
步骤五、淀积第二层金属薄膜；所述第二层金属薄膜将所述第一层金属互连窗口完全包裹并延伸到所述第一层金属互连窗口外部的所述介质层表面；
步骤六、采用光刻刻蚀工艺对选定区域的所述第二层金属薄膜进行刻蚀形成第二层金属互连窗口，所述第二层金属互连窗口的金属从所述第一层金属互连窗口的顶部和侧面将所述第一层金属互连窗口完全包裹，由所述第一层金属互连窗口和所述第二层金属互连窗口叠加形成金属互连结构，该金属互连结构用于将所述接触孔窗口底部的所述衬底的掺杂区引出。
2.如权利要求1所述金属互连结构的制造方法，其特征在于：步骤一中所述介质层为氧化物介质层，所述介质层的厚度为
3.如权利要求2所述金属互连结构的制造方法，其特征在于：所述氧化物介质层为不掺杂氧化层或硼磷硅玻璃。
4.如权利要求1所述金属互连结构的制造方法，其特征在于：所述第一层金属薄膜的材料为铝硅铜合金。
5.如权利要求1所述金属互连结构的制造方法，其特征在于：所述第二层金属薄膜的材料为铝硅铜合金。
6.如权利要求1或4或5所述金属互连结构的制造方法，其特征在于：步骤三淀积所述第一层金属薄膜之后还包括在所述第一层金属薄膜表面淀积一层氮化钛的步骤。
7.如权利要求4所述金属互连结构的制造方法，其特征在于：所述第一层金属薄膜的厚度为3微米～5微米。
8.如权利要求5所述金属互连结构的制造方法，其特征在于：所述第二层金属薄膜的厚度为3微米～5微米。
9.如权利要求6所述金属互连结构的制造方法，其特征在于：所述氮化钛的厚度为
10.如权利要求1或4或5所述金属互连结构的制造方法，其特征在于：所述第二层金属互连窗口包裹在所述第一层金属互连窗口的侧面的金属宽度为3微米～6微米。
CN201410449607.8A 2014-09-05 2014-09-05 金属互连结构的制造方法 Active CN104576516B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410449607.8A CN104576516B (zh) 2014-09-05 2014-09-05 金属互连结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410449607.8A CN104576516B (zh) 2014-09-05 2014-09-05 金属互连结构的制造方法

Publications (2)

Publication Number Publication Date
CN104576516A true CN104576516A (zh) 2015-04-29
CN104576516B CN104576516B (zh) 2018-02-06

Family

ID=53092247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410449607.8A Active CN104576516B (zh) 2014-09-05 2014-09-05 金属互连结构的制造方法

Country Status (1)

Country Link
CN (1) CN104576516B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470715A (zh) * 2018-04-04 2018-08-31 华越微电子有限公司 一种双层布线平坦化加工工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5627102A (en) * 1993-03-23 1997-05-06 Kawasaki Steel Corporation Method for making metal interconnection with chlorine plasma etch
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5627102A (en) * 1993-03-23 1997-05-06 Kawasaki Steel Corporation Method for making metal interconnection with chlorine plasma etch
CN103165610A (zh) * 2011-12-16 2013-06-19 爱思开海力士有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108470715A (zh) * 2018-04-04 2018-08-31 华越微电子有限公司 一种双层布线平坦化加工工艺
CN108470715B (zh) * 2018-04-04 2020-08-28 华越微电子有限公司 一种双层布线平坦化加工工艺

Also Published As

Publication number Publication date
CN104576516B (zh) 2018-02-06

Similar Documents

Publication Publication Date Title
CN102683318B (zh) 硅电容器内部多层电极连接结构及连接方法
JP2007243175A (ja) ナノワイヤーメモリ素子及びその製造方法
CN102593076B (zh) 半导体装置
TWI464831B (zh) 半導體元件的製造方法
CN102543835B (zh) 开口的填充方法
JP2012124484A (ja) 分離トレンチの形成方法
TWI539567B (zh) 降低接觸電阻的半導體結構
TWI492345B (zh) 半導體結構及其製作方法
US9865534B2 (en) Stress reduction apparatus
JP2008205180A (ja) 半導体装置及びその製造方法
CN104576764A (zh) 一种集成无源器件及其制造方法
TW201436037A (zh) 半導體元件及其製造方法
US8518819B2 (en) Semiconductor device contact structures and methods for making the same
TWI602264B (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
US9985237B2 (en) Method of manufacturing an organic light emitting diode by lift-off
CN101378035A (zh) 半导体装置的制造方法
CN102751176B (zh) Pip、pps电容器的制作方法
CN104465728A (zh) 分离栅功率器件的栅极结构及工艺方法
CN104576516A (zh) 金属互连结构的制造方法
US9082781B2 (en) Semiconductor article having a zig-zag guard ring and method of forming the same
CN103633012A (zh) 改善硅片翘曲度的方法
TW202021045A (zh) 半導體結構及其製備方法
US8409986B2 (en) Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route
CN113823615B (zh) 电容式隔离芯片
CN108878352B (zh) 一种接触孔的外形结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant