CN108878352B - 一种接触孔的外形结构 - Google Patents

一种接触孔的外形结构 Download PDF

Info

Publication number
CN108878352B
CN108878352B CN201810672860.8A CN201810672860A CN108878352B CN 108878352 B CN108878352 B CN 108878352B CN 201810672860 A CN201810672860 A CN 201810672860A CN 108878352 B CN108878352 B CN 108878352B
Authority
CN
China
Prior art keywords
section
contact hole
end opening
oxide layer
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810672860.8A
Other languages
English (en)
Other versions
CN108878352A (zh
Inventor
宋保英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810672860.8A priority Critical patent/CN108878352B/zh
Publication of CN108878352A publication Critical patent/CN108878352A/zh
Application granted granted Critical
Publication of CN108878352B publication Critical patent/CN108878352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种接触孔的外形结构，其中，提供一半导体结构，半导体结构包括衬底，衬底上依次沉积第一氮化层、第一氧化层、第二氮化层及第二氧化层；于半导体结构上形成接触孔，包括第一区段、第二区段、第三区段及第四区段；第一区段沿斜坡自上而下位于第二氧化层的上端口与下端口之间；第二区段沿斜坡自上而下位于第二氮化层的上端口与下端口之间，第二区段的上端开口与第一区段的下端开口相同；第三区段位于第一氧化层的上部与中部之间，第三区段为弧形结构，弧形结构向第三区段的两侧突出；第四区段位于第一氧化层的中部与第一氮化层的下端口之间。有益效果在于：改变接触孔的外形结构，间接降低了接触孔的深宽比，进而避免产生空洞现象。

Description

一种接触孔的外形结构
技术领域
本发明涉及半导体工艺技术领域，尤其涉及一种接触孔的外形结构。
背景技术
随着半导体工艺的发展，半导体的技术要求日益严格，不断缩小接触孔的尺寸，对于接触孔的沉积的挑战越来越大。
目前，如图1所示，传统工艺中，将接触孔T1设计为直线型，较小尺寸的接触孔T1沉积钨时，很难形成阻挡层与种子层，进而使得电学性能不稳定，且同时对于深宽比太大很难进行铜沉积，也很难满足铜沉积的需求，很容易形成空洞现象，进而影响晶圆的产量与质量。
发明内容
针对现有技术中存在的上述问题，现提供一种接触孔的外形结构。
具体技术方案如下：
一种接触孔的外形结构，其中包括：
提供一半导体结构，所述半导体结构包括一衬底，所述衬底上依次沉积一第一氮化层、一第一氧化层、一第二氮化层及一第二氧化层；
于所述半导体结构上形成一接触孔，所述接触孔包括第一区段、第二区段、第三区段及第四区段；
所述第一区段自上而下位于所述第二氧化层的上端口与下端口之间，所述第一区段的上端开口大于所述第一区段的下端开口；
所述第二区段自上而下位于所述第二氮化层的上端口与下端口之间，所述第二区段的上端开口与所述第一区段的下端开口相同，且所述第二区段的斜坡斜率大于所述第一区段的斜坡斜率；
所述第三区段位于所述第一氧化层的上部与中部之间，所述第三区段为弧形结构，所述弧形结构向所述第三区段的两侧突出，所述第三区段的上端口与所述第二区段的下端口相同，所述第三区段的下端口与同侧所述第一区段的上端口的连线与所述衬底形成一预设角度；
所述第四区段位于所述第一氧化层的中部与所述第一氮化层的下端口之间，所述第四区段的斜坡与所述衬底的夹角大于所述预设角度。
优选的，所述第一区段的开口尺寸在110-150nm。
优选的，所述第一区段的上端开口的尺寸为145nm。
优选的，所述第二区段的上端开口的尺寸为130nm。
优选的，所述第三区段的下端开口的尺寸至少设置84nm；
所述第三区段的下端口与同侧所述第一区段的上端口的连线与所述衬底形成的预设角度在84°-86°。
优选的，所述第四区段的开口尺寸在60-80nm；
所述第四区段的斜坡与所述衬底的夹角在86°-88°。
优选的，所述第一氮化层的厚度为
Figure BDA0001708930290000021
所述第二氮化层的厚度为
Figure BDA0001708930290000022
优选的，所述第一氧化层的厚度为在
Figure BDA0001708930290000023
所述第二氧化层的厚度为
Figure BDA0001708930290000024
优选的，所述接触孔用以填充铜。
优选的，所述衬底为硅；
所述第一氮化层为氮化硅；和/或
所述第一氧化层为氧化硅；和/或
所述第二氮化层为氮化硅；和/或
所述第二氧化层为氧化硅。
本发明的技术方案有益效果在于：改变接触孔的外形结构，间接降低了接触孔的深宽比，进而避免填充时产生空洞现象，同时对于小尺寸的接触孔，将填充钨改为填充铜，提高了电学性能，进而提高了晶圆的产量与质量。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中，关于接触孔的外形结构示意图；
图2为本发明中，关于接触孔的外形结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种接触孔的外形结构，其中包括：
提供一半导体结构，半导体结构包括一衬底1，衬底1上依次沉积一第一氮化层10、一第一氧化层11、一第二氮化层12及一第二氧化层13；
于半导体结构上形成一接触孔2，接触孔2包括第一区段20、第二区段21、第三区段22及第四区段23；
第一区段20自上而下位于第二氧化层13的上端口与下端口之间，第一区段20的上端开口大于第一区段20的下端开口；
第二区段21自上而下位于第二氮化层12的上端口与下端口之间，第二区段21的上端开口与第一区段20的下端开口相同，且第二区段21的斜坡斜率大于第一区段20的斜坡斜率；
第三区段22位于第一氧化层11的上部与中部之间，第三区段22为弧形结构，弧形结构向第三区段22的两侧突出，第三区段22的上端开口与第二区段21的下端开口相同，第三区段22的下端口与同侧第一区段20的上端口的连线与衬底1形成一预设角度；
第四区段23位于第一氧化层11的中部与第一氮化层10的下端口之间，第四区段23的斜坡与衬底1的夹角大于预设角度。
通过上述接触孔的外形结构的技术方案，如图2所示，首先提供一半导体结构，其中半导体结构包括衬底1，衬底1上依次沉积第一氮化层10、第一氧化层11、第二氮化层12及第二氧化层13，其中衬底1为硅；第一氮化层10为氮化硅，第一氮化层10的厚度为
Figure BDA0001708930290000041
第一氧化层11为氧化硅，第一氧化层11的厚度为在
Figure BDA0001708930290000042
第二氮化层12为氮化硅，第二氮化层12的厚度为
Figure BDA0001708930290000043
第二氧化层13为氧化硅，第二氧化层13的厚度为
Figure BDA0001708930290000044
进一步地，于半导体结构上形成一接触孔2，接触孔2包括第一区段20、第二区段21、第三区段22及第四区段23，其中，第一区段20自上而下位于第二氧化层13上，第一区段20的上端开口大于第一区段20的下端开口，第一区段20的尺寸在110-150nm，具体地，第一区段20的上端开口的尺寸为145nm；第二区段21自上而下位于第二氮化层12上，第二区段21的上端开口与第一区段20的下端开口相同，且第二区段21的斜坡斜率大于第一区段20的斜坡斜率，其中第二区段21的上端开口的尺寸为130nm；
进一步地，第三区段22位于第一氧化层11的上部与中部之间，第三区段22为弧形结构，弧形结构向第三区段22的两侧突出，第三区段22的上端开口与第二区段21的下端开口相同，第三区段22的下端口与同侧第一区段20的上端口的连线与衬底1形成一预设角度，其中第三区段22的下端开口的尺寸至少设置84nm，具体地，第三区段22的下端口与同侧第一区段20的上端口的连线与衬底1形成的预设角度在84°-86°；
进一步地，第四区段23位于第一氧化层11的中部与第一氮化层10的下端口之间，第四区段23的斜坡与衬底1的夹角大于预设角度，其中第四区段23的开口尺寸在60-80nm，86°-88°；同时，接触孔2用以填充铜，将填充钨改为填充铜，提高了电学性能；
进一步地，与现有技术相比，通过改变接触孔2的外形结构，间接降低了接触孔2的深宽比，进而避免填充时产生空洞现象，同时对于小尺寸的接触孔2，将填充钨改为填充铜，提高了电学性能，进而提高了晶圆的产量与质量。
本发明的技术方案有益效果在于：通过改变接触孔的结构，间接降低了接触孔的深宽比，进而避免填充时产生空洞现象，同时对于小尺寸的接触孔，将填充物改为填充铜，提高了电学性能，进而提高了晶圆的产量与质量。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种接触孔的外形结构，其特征在于，包括：
提供一半导体结构，所述半导体结构包括一衬底，所述衬底上依次沉积一第一氮化层、一第一氧化层、一第二氮化层及一第二氧化层；
于所述半导体结构上形成一接触孔，所述接触孔包括第一区段、第二区段、第三区段及第四区段；
所述第一区段自上而下位于所述第二氧化层的上端口与下端口之间，所述第一区段的上端开口大于所述第一区段的下端开口；
所述第二区段自上而下位于所述第二氮化层的上端口与下端口之间，所述第二区段的上端开口与所述第一区段的下端开口相同，且所述第二区段的斜坡斜率大于所述第一区段的斜坡斜率；
所述第三区段位于所述第一氧化层的上部与中部之间，所述第三区段为弧形结构，所述弧形结构向所述第三区段的两侧突出，所述第三区段的上端开口与所述第二区段的下端开口相同，所述第三区段的下端口与同侧所述第一区段的上端口的连线与所述衬底形成一预设角度；
所述第四区段位于所述第一氧化层的中部与所述第一氮化层的下端口之间，所述第四区段的斜坡与所述衬底的夹角大于所述预设角度。
2.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第一区段的开口尺寸在110-150nm。
3.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第一区段的上端开口的尺寸为145nm。
4.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第二区段的上端开口的尺寸为130nm。
5.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第三区段的下端开口的尺寸至少设置84nm；
所述第三区段的下端口与同侧所述第一区段的上端口的连线与所述衬底形成的预设角度在84°-86°。
6.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第四区段的开口尺寸在60-80nm；
所述第四区段的斜坡与所述衬底的夹角在86°-88°。
7.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第一氮化层的厚度为
Figure FDA0001708930280000021
所述第二氮化层的厚度为
Figure FDA0001708930280000022
8.根据权利要求1所述的接触孔的外形结构，其特征在于，所述第一氧化层的厚度为在
Figure FDA0001708930280000023
所述第二氧化层的厚度为
Figure FDA0001708930280000024
9.根据权利要求1所述的接触孔的外形结构，其特征在于，所述接触孔用以填充铜。
10.根据权利要求1所述的接触孔的外形结构，其特征在于，所述衬底为硅；
所述第一氮化层为氮化硅；和/或
所述第一氧化层为氧化硅；和/或
所述第二氮化层为氮化硅；和/或
所述第二氧化层为氧化硅。
CN201810672860.8A 2018-06-26 2018-06-26 一种接触孔的外形结构 Active CN108878352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810672860.8A CN108878352B (zh) 2018-06-26 2018-06-26 一种接触孔的外形结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810672860.8A CN108878352B (zh) 2018-06-26 2018-06-26 一种接触孔的外形结构

Publications (2)

Publication Number Publication Date
CN108878352A CN108878352A (zh) 2018-11-23
CN108878352B true CN108878352B (zh) 2021-01-12

Family

ID=64294831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810672860.8A Active CN108878352B (zh) 2018-06-26 2018-06-26 一种接触孔的外形结构

Country Status (1)

Country Link
CN (1) CN108878352B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817531B (zh) * 2019-02-02 2021-03-12 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
CN1341960A (zh) * 2000-08-28 2002-03-27 因芬尼昂技术股份公司 导电连线的制造方法
CN107293574A (zh) * 2016-11-25 2017-10-24 扬州国宇电子有限公司 一种沟槽肖特基势垒二极管芯片
CN107731745A (zh) * 2017-10-18 2018-02-23 武汉新芯集成电路制造有限公司 一种花瓶状接触孔的制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724271B1 (ko) * 2005-12-29 2007-05-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0282820A1 (de) * 1987-03-13 1988-09-21 Siemens Aktiengesellschaft Verfahren zum Erzeugen von Kontaktlöchern mit abgeschrägten Flanken in Zwischenoxidschichten
CN1341960A (zh) * 2000-08-28 2002-03-27 因芬尼昂技术股份公司 导电连线的制造方法
CN107293574A (zh) * 2016-11-25 2017-10-24 扬州国宇电子有限公司 一种沟槽肖特基势垒二极管芯片
CN107731745A (zh) * 2017-10-18 2018-02-23 武汉新芯集成电路制造有限公司 一种花瓶状接触孔的制备方法

Also Published As

Publication number Publication date
CN108878352A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US10062603B2 (en) Air-gap scheme for BEOL process
CN104952924B (zh) 具有低源极/漏极接触电阻的FinFET
KR102462134B1 (ko) 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
CN101438388B (zh) 用于金属互连的介电间隔件和形成该介电间隔件的方法
CN106711084B (zh) 用于气隙形成的多阻挡件沉积
CN104733378A (zh) 半导体结构及其制造方法
US9991204B2 (en) Through via structure for step coverage improvement
CN110299360A (zh) 半导体结构及其制作方法
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
CN108878352B (zh) 一种接触孔的外形结构
CN205645810U (zh) 集成电子器件
CN104701143A (zh) 用于鲁棒金属化剖面的双层硬掩模
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN101211892B (zh) 半导体器件的多层金属布线及其形成方法
US20130241066A1 (en) Barrier layer for integrated circuit contacts
US20130087893A1 (en) Through Silicon Via Structure, Method of Formation, and Integration in Semiconductor Substrate
CN104851835B (zh) 金属互连结构及其形成方法
US20170345753A1 (en) Integrated circuit having slot via and method of forming the same
TWI618188B (zh) 導線結構與其製作方法
CN113380761A (zh) 半导体器件及其制备方法
CN104538347A (zh) 接触孔的工艺方法
KR100829363B1 (ko) 반도체 소자 및 그 제조 방법
CN210984722U (zh) 半导体结构
US11145726B2 (en) Doped through-contact structures
CN104576516A (zh) 金属互连结构的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant