CN107293574A - 一种沟槽肖特基势垒二极管芯片 - Google Patents
一种沟槽肖特基势垒二极管芯片 Download PDFInfo
- Publication number
- CN107293574A CN107293574A CN201611049905.3A CN201611049905A CN107293574A CN 107293574 A CN107293574 A CN 107293574A CN 201611049905 A CN201611049905 A CN 201611049905A CN 107293574 A CN107293574 A CN 107293574A
- Authority
- CN
- China
- Prior art keywords
- groove
- schottky barrier
- diode chip
- layer
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 210000005056 cell body Anatomy 0.000 claims description 3
- 238000000034 method Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种沟槽肖特基势垒二极管芯片，包括N型重掺杂衬底、N型轻掺杂外延层、沟槽、氧化层、多晶硅、肖特基势垒层、正面金属、背面金属；其特征在于在沟槽开口为喇叭状或圆弧形或其他特殊形状，沟槽开口处的宽度大于沟槽本体的宽度。本发明沟槽肖特基势垒二极管芯片可显著降低传统沟槽肖特基势垒二极管芯片的加工难度，有效提升制造良率。
Description
技术领域
本发明属于半导体功率器件技术领域，特别适用于半导体功率二极管，更具体的说，涉及一种沟槽肖特基势垒二极管芯片。
背景技术
当前，功率半导体器件在电源转换领域的具有无可替代的作用，尤其低压降的整流二极管，由于它们拥有极低的正向导通压降、优异的高温工作特性、近乎理想的反向恢复特性，因而受到市场的广泛认可。肖特基二极管是利用金属和半导体接触的整流特性而进行工作的多数载流子器件，具有正向压降低、反向恢复电流小、开关速度快、功耗低等特点，目前广泛应用于开关电源、变频器、适配器、驱动器等领域。
由于传统的平面肖特基二极管的反向偏压低、反向漏电大，目前主要被沟槽MOS结构肖特基二极管所替代。沟槽MOS结构肖特基二极管在反偏时相邻沟槽间耗尽层发生夹断，可增加反向电压、降低反向漏电流。
沟槽MOS结构肖特基势垒二极管芯片在工艺加工时，加工条件要求极其苛刻。首先，由于加工线条尺寸的减小，对光刻线条控制难度增大；其次，沟槽的刻蚀形状会影响器件的性能，对沟槽刻蚀的纵宽比、低部形貌等要求变高；最后，肖特基势垒接触区加工难度明显提高，再次要求刻蚀工序要有较高的加工水平；综合以上几种因素，导致沟槽肖特基势垒二极管芯片的加工难度显著增加。其中，刻蚀工序的需求矛盾尤其明显，因此有必要适当增加刻蚀工序的加工余量，从而提高产品制造良率。
传统沟槽肖特基势垒二极管芯片结构参看图1，在N型重掺杂衬底1上生长一层N型轻掺杂外延层2，在N型轻掺杂外延层2内设有沟槽3，在沟槽3表面设有氧化层4，在沟槽3内除去氧化层4的其它区域设有多晶硅5，在N型轻掺杂外延层2上表面设有肖特基势垒层6，在肖特基势垒层6以及多晶硅5上表面设有正面金属7，在N型重掺杂衬底1下表面设有背面金属8。由于传统的沟槽呈U型结构，沟槽开口处宽度与沟槽本体宽度一致，在加工时会造成余量小，加工难度高等一些加工缺陷，从而导致产品良品率很低，造成高成本，高价格。本发明针对现有技术的不足，提出一种显著提高产品制造良率的沟槽肖特基势垒二极管芯片。
发明内容
本发明所要解决的技术问题是提供一种沟槽肖特基势垒二极管芯片，其能够显著提升降低工艺难度，提高产品良品率。
为解决上述技术问题，本发明提供的技术方案是一种沟槽肖特基势垒二极管芯片，其包括N型重掺杂衬底，及在其上生长的一层N型轻掺杂外延层，在所述N型轻掺杂外延层内设有沟槽，在所述沟槽表面设有氧化层，在所述沟槽内的空腔中填充有多晶硅，在所述N型轻掺杂外延层上表面设有肖特基势垒层，在所述肖特基势垒层以及所述多晶硅上表面设有正面金属，在所述N型重掺杂衬底下表面设有背面金属，其特征在于所述沟槽包括沟槽开口、沟槽本体和沟槽底部，所述沟槽开口处宽度大于所述沟槽本体宽度，在所述沟槽本体及沟槽底部内设置有所述多晶硅，在所述沟槽开口处设置有所述正面金属。
所述沟槽开口处呈喇叭形或圆弧形。
所述沟槽开口处宽度比沟槽槽体宽度宽400~4000Å。
本发明的沟槽肖特基势垒二极管芯片结构中，采用喇叭形、圆弧形或其他特殊形状的沟槽开口，能够在保持相同的参数水平下，有效提高接触孔刻蚀的加工余量，从而提高沟槽肖特基势垒二极管芯片的制造良品率。同时，本发明的沟槽开口通过自对准刻蚀工艺形成，因此不会增加额外的光刻成本，相对增加的制造成本几乎可以忽略，具有明显的费效比。
附图说明
图1，传统沟槽肖特基势垒二极管芯片结构剖面示意图。
图2，本发明沟槽肖特基势垒二极管芯片结构剖面示意图。
具体实施方式
针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。参看图2，本发明的沟槽肖特基势垒二极管芯片，其主要包括N型重掺杂硅衬底、N型轻掺杂外延层、沟槽、氧化层、多晶硅、肖特基势垒层、正面金属、背面金属，其中：
N型重掺杂半导体作为器件的N型重掺杂衬底1、在N型重掺杂衬底上外延生长有N型轻掺杂外延层2，在N型轻掺杂外延层中设有沟槽3。在沟槽内表面设有氧化层4。沟槽3包括沟槽底部、沟槽本体和沟槽开口，沟槽开口呈喇叭形、圆弧形或其他形状等开放形开口，沟槽开口的上端面的宽度最大，沟槽开口处的宽度大于沟槽本体宽度，沟槽开口处宽度比沟槽槽体宽度宽400~4000Å。在沟槽本体及沟槽底部的空腔中填充有多晶硅5。在沟槽两侧N型轻掺杂外延层的上表面设置有肖特基势垒层6，在肖特基势垒、沟槽开口处以及沟槽本体内填充的多晶硅上表面上设有相连接的正面金属7。在N型重掺杂衬底下表面设有背面金属8。
本发明的沟槽肖特基势垒层二极管的制作工艺方法与传统的沟槽肖特基势垒层二极管制作方法大体相同，因为沟槽开口处为喇叭形、圆弧形或其他特殊形状，因此在制作工艺中需要增加制作沟槽开口的工艺步骤。本发明的制作工艺因为与现有的制作工艺基本相同，因此简单描述如下：首先，选择一块N型重掺杂半导体作为器件的N型重掺杂衬底1，在N型重掺杂硅衬底上外延生长一层N型轻掺杂外延层2。然后通过高温热氧化工艺或者淀积工艺在N型轻掺杂外延层上形成二氧化硅层。在二氧化硅层上进行光刻、刻蚀、去胶，在N型轻掺杂外延层形成沟槽。通过高温热氧化工艺生长一层薄的氧化层，用于修复刻蚀沟槽造成的缺陷。去除薄氧化层。在沟槽加工过程中，通过增加自对准刻蚀工艺形成喇叭状、圆弧状或其他特殊的沟槽开口形状，制得最终的沟槽3形状，由于自对准刻蚀工艺为现有成熟技术，在此则不再赘述。然后通过高温热氧化工艺形成栅极氧化层，去除沟槽内多余氧化层，在沟槽表面形成最终的氧化层4。然后去除多余氧化层的沟槽空腔内淀积多晶硅。经过多晶硅掺杂以及适当温度的高温退火程序后，使用各项异性干法刻蚀去除多余的多晶硅，最终在沟槽底部和沟槽本体的空腔内形成最终的多晶硅5。使用刻蚀工艺去除外延层上表面的二氧化硅层，形成肖特基势垒接触孔。淀积一层势垒金属，经过适当的高温程序并去除多余的金属形成肖特基势垒层6。然后在肖特基势垒层上表面、沟槽本体中多晶硅上表面上形成正面金属7。最后对硅片背面减薄，然后在背面形成背面金属8。
本发明沟槽肖特基势垒二极管芯片的制作工艺与传统沟槽肖特基势垒二极管芯片制作工艺相比，仅多了制作特殊沟槽开口形状的工艺步骤，但是制备的特殊沟槽开口形状显著降低了刻蚀工序的加工难度，因此能够明显提升整个工艺的制造良品率。对于半导体制造企业而言，最大的内部成本来源于光刻工序。本发明沟槽肖特基势垒二极管芯片的特殊形状的沟槽开口通过自对准刻蚀工艺形成，没有增加额外光刻设备。相对于良品率的提升，增加的制造成本几乎可以忽略。因此本发明的沟槽肖特基势垒二极管芯片具有明显的费效比。
Claims (3)
1.一种沟槽肖特基势垒二极管芯片，其包括N型重掺杂衬底，及在其上生长的一层N型轻掺杂外延层，在所述N型轻掺杂外延层内设有沟槽，在所述沟槽表面设有氧化层，在所述沟槽内的空腔中填充有多晶硅，在所述N型轻掺杂外延层上表面设有肖特基势垒层，在所述肖特基势垒层以及所述多晶硅上表面设有正面金属，在所述N型重掺杂衬底下表面设有背面金属，其特征在于所述沟槽包括沟槽开口、沟槽本体和沟槽底部，所述沟槽开口处宽度大于所述沟槽本体宽度，在所述沟槽本体及沟槽底部内设置有所述多晶硅，在所述沟槽开口处设置有所述正面金属。
2.根据权利要求1所述的沟槽肖特基势垒二极管芯片，其特征在于所述沟槽开口处呈喇叭形或圆弧形。
3.根据权利要求1所述的沟槽肖特基势垒二极管芯片，其特征在于所述沟槽开口处宽度比沟槽槽体宽度宽400~4000Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611049905.3A CN107293574A (zh) | 2016-11-25 | 2016-11-25 | 一种沟槽肖特基势垒二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611049905.3A CN107293574A (zh) | 2016-11-25 | 2016-11-25 | 一种沟槽肖特基势垒二极管芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107293574A true CN107293574A (zh) | 2017-10-24 |
Family
ID=60095648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611049905.3A Pending CN107293574A (zh) | 2016-11-25 | 2016-11-25 | 一种沟槽肖特基势垒二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107293574A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878352A (zh) * | 2018-06-26 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 一种接触孔的外形结构 |
| CN113380610A (zh) * | 2021-06-02 | 2021-09-10 | 西安交通大学 | 一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法 |
| WO2021215503A1 (ja) * | 2020-04-24 | 2021-10-28 | 京セラ株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN117558627A (zh) * | 2023-12-19 | 2024-02-13 | 扬州国宇电子有限公司 | 一种高耐压沟槽mos肖特基二极管及制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
| CN205609533U (zh) * | 2016-03-21 | 2016-09-28 | 张敏 | 一种肖特基二极管结构 |
-
2016
- 2016-11-25 CN CN201611049905.3A patent/CN107293574A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060157745A1 (en) * | 2005-01-18 | 2006-07-20 | Stmicroelectronics S.A. | Vertical unipolar component with a low leakage current |
| US20090309181A1 (en) * | 2008-06-12 | 2009-12-17 | Force Mos Technology Co. Ltd. | Trench schottky with multiple epi structure |
| CN205609533U (zh) * | 2016-03-21 | 2016-09-28 | 张敏 | 一种肖特基二极管结构 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878352A (zh) * | 2018-06-26 | 2018-11-23 | 武汉新芯集成电路制造有限公司 | 一种接触孔的外形结构 |
| CN108878352B (zh) * | 2018-06-26 | 2021-01-12 | 武汉新芯集成电路制造有限公司 | 一种接触孔的外形结构 |
| WO2021215503A1 (ja) * | 2020-04-24 | 2021-10-28 | 京セラ株式会社 | 半導体装置及び半導体装置の製造方法 |
| EP4141962A1 (en) * | 2020-04-24 | 2023-03-01 | Kyocera Corporation | Semiconductor device and method for manufacturing semiconductor device |
| EP4141962A4 (en) * | 2020-04-24 | 2024-05-22 | Kyocera Corporation | SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING THE SEMICONDUCTOR COMPONENT |
| CN113380610A (zh) * | 2021-06-02 | 2021-09-10 | 西安交通大学 | 一种基于自对准工艺的条形沟槽结构GaN垂直肖特基二极管电学性能改善方法 |
| CN117558627A (zh) * | 2023-12-19 | 2024-02-13 | 扬州国宇电子有限公司 | 一种高耐压沟槽mos肖特基二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107293574A (zh) | 一种沟槽肖特基势垒二极管芯片 | |
| CN102931090B (zh) | 一种超结mosfet的制造方法 | |
| CN103022154B (zh) | 一种快速恢复二极管及制造方法 | |
| CN102916055B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| US8557678B2 (en) | Method for manufacturing semiconductor substrate of large-power device | |
| CN103178120A (zh) | 外延型快速恢复二极管及其制备方法 | |
| CN104134702A (zh) | 增强型沟槽式肖特基二极管整流器件及其制造方法 | |
| CN103035610B (zh) | Rfldmos中连接阱和基板的电连接结构及制造方法 | |
| CN105931950A (zh) | 一种碳化硅高压mps二极管的制造方法 | |
| CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
| CN105633218B (zh) | 晶体硅刻槽埋栅电池的钝化接触电极结构及其制备方法 | |
| CN105655385B (zh) | 沟槽型超级结器件的制造方法 | |
| CN102522431A (zh) | 一种肖特基势垒二极管整流器件及其制造方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN112103185B (zh) | 一种沟槽mosfet的制造方法及结构 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN211455689U (zh) | 一种提高igbt开启可控性的元胞结构 | |
| CN109390233A (zh) | 一种沟槽式肖特基的制造方法 | |
| CN105576045A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN208622732U (zh) | 高导通低电容的Trench IGBT | |
| CN103022110B (zh) | 金属硅化物抬升外基区全自对准双极晶体管及其制备方法 | |
| CN203165902U (zh) | 一种高效率、高耐压肖特基芯片 | |
| CN208352298U (zh) | 一种沟槽式mos势垒肖特基二极管 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN214411206U (zh) | 一种半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20171024 |
|
| WD01 | Invention patent application deemed withdrawn after publication |