CN105762077B - 绝缘栅双极晶体管的制造方法 - Google Patents
绝缘栅双极晶体管的制造方法 Download PDFInfo
- Publication number
- CN105762077B CN105762077B CN201610310327.8A CN201610310327A CN105762077B CN 105762077 B CN105762077 B CN 105762077B CN 201610310327 A CN201610310327 A CN 201610310327A CN 105762077 B CN105762077 B CN 105762077B
- Authority
- CN
- China
- Prior art keywords
- dielectric
- deposit
- polysilicon
- manufacturing
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000000137 annealing Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 230000003139 buffering effect Effects 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000036470 plasma concentration Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明公开一种绝缘栅双极晶体管的制造方法，包括下述步骤：1、制作轻掺杂衬底晶片；2、在晶片上形成电介质层；3、在电介质层上淀积未掺杂的多晶硅层；4、对未掺杂的多晶硅层和电介质层进行图案化处理，以形成栅极沟槽；5、淀积硅以在单晶硅表面上形成单晶硅，并在晶片表面的剩余部分上形成多晶硅；6、形成栅电介质；7、形成栅电极，8、形成多晶硅基区，9、形成重掺杂的多晶硅发射区和多晶硅扩散区，10、淀积层间电介质；11、对层间电介质进行图案化处理，12、形成发射极，13、减薄晶片以形成漂移区，14、通过离子注入和退火在背侧形成缓冲区，15、在背侧形成集电区，16、在背侧形成集电极。可以使器件具有理论上最低通态压降。
Description
技术领域
本发明公开一种功率半导体器件的制造方法，特别是一种绝缘栅双极晶体管的制造方法。
背景技术
绝缘栅双极晶体管（IGBT）已被广泛用于高压电力电子系统，如可变频率的驱动器和逆变器。理想的器件应具有低功率损耗，IGBT的导通损耗是功率损耗的主要组成部分，且导通损耗可以用器件的通态电压来表征。
请参看附图，图1中示出了现有技术的IGBT器件100的横截面。器件100为MOS控制的PNP双极结型晶体管，MOS沟道由n+发射区111、p基区113、n-漂移区114、栅电介质132和栅电极122所组成，器件的通态和断态是由MOS沟道进行控制的，在器件100的通态中，从背侧p+集电区116/n缓冲区115结注入空穴，并通过MOS沟道导通电子。非平衡电子和空穴在轻掺杂的n-漂移区114中形成的高浓度的等离子体，并使该区域具有高电导率，然而，由于存在略微反向偏置的n-漂移区114/p基区113结，接近该结的位置处电子-空穴等离子体的浓度则相对较低。图2中示出了作为距离的函数的在n-漂移区114中的电子-空穴等离子体的浓度。如在图中所示的，受该反向偏置pn结的漂移电流影响，等离子体浓度在n-漂移区114/p基区113结处几乎为零。该降低的浓度使器件100的通态压降比p-i-n二极管相对较大。如果可消除反向偏置的n-漂移区114/p基区113结，器件100的通态压降则将与p-i-n二极管的通态压降相同[1]。为了实现理论上最低的通态压降，在沟槽之间需要超窄硅台面，如果台面宽度为约20nm，两个邻近的反型层将被合并在一起，因此p基区113将被完全转化为n+反型层，且随后器件的通态压降可与p-i-n二极管的通态压降相同。然而，在器件100中具有约20nm宽度的台面实际上非常难于制造。
发明内容
针对上述提到的现有技术中的常规制造方法生产的IGBT导通损耗高的缺点，本发明提供一种新的绝缘栅双极晶体管的制造方法，通过特殊的制造方法，可以使器件具有理论上最低通态压降。
本发明解决其技术问题采用的技术方案是：一种绝缘栅双极晶体管的制造方法，该制造方法包括下述步骤：
（1）、制作轻掺杂衬底晶片；
（2）、在所述晶片上形成电介质层（333）；
（3）、在所述电介质层（333）上淀积未掺杂的多晶硅层；
（4）、对所述未掺杂的多晶硅层和电介质层（333）进行图案化处理，以形成栅极沟槽（541）；
（5）、淀积硅以在单晶硅表面上形成单晶硅，并在所述晶片表面的剩余部分上形成多晶硅；
（6）、形成栅电介质（332）；
（7）、通过多晶硅淀积和回蚀刻形成栅电极（322），
（8）、通过离子注入和驱入形成多晶硅基区（313），
（9）、形成重掺杂的多晶硅发射区（311）和多晶硅扩散区（312），
（10）、淀积层间电介质（331）；
（11）、对所述层间电介质（331）进行图案化处理，
（12）、通过淀积金属层和图案化处理形成发射极（321），
（13）、减薄所述晶片以形成漂移区（314），
（14）、通过离子注入和退火在背侧形成缓冲区（315），
（15）、通过离子注入和退火在所述背侧形成集电区（316），
（16）、通过淀积金属层并合金而在所述背侧形成所述集电极（323）。
本发明解决其技术问题采用的技术方案进一步还包括：
所述的栅电介质（332）是通过对所述晶片的表面进行氧化而形成的。
所述的栅电介质（332）是通过对所述晶片的表面进行氧化并随后淀积高K电介质而形成的。
所述的电介质（333）为氧化硅或氮化硅，当电介质（333）为氧化硅时，通过淀积或热氧化而形成，当电介质（333）为氮化硅时，通过淀积而形成。
所述的层间电介质（331）采用氧化硅。
所述的步骤（14）中，退火是激光退火或低温退火。
本发明的有益效果是：采用本发明的制造方法生产的IGBT，可以使器件具有理论上最低通态压降。
下面将结合附图和具体实施方式对本发明做进一步说明。
附图说明
图1为现有技术的IGBT器件的截面示意图。
图2为现有技术的IGBT器件通态下漂移区中的电子-空穴等离子体浓度分布和理想浓度分布的示意图。
图3为本发明中栅极沟槽形成后结构示意图。
图4为本发明中沟道区形成后结构示意图。
图5为本发明中栅结构形成后结构示意图。
图6为本发明中p基区形成后结构示意图。
图7为本发明中n+发射区和p+扩散区形成后结构示意图。
图8为本发明中层间电介质和发射极形成后结构示意图。
图9为本发明中背侧结构形成后结构示意图。
图10为本发明中成品截面示意图。
图11为本发明的成品俯视示意图。
具体实施方式
本实施例为本发明优选实施方式，其他凡其原理和基本结构与本实施例相同或近似的，均在本发明保护范围之内。
本发明将使用n沟道器件进行说明，但在下列说明中将理解的是本发明同样适用于p沟道器件，p沟道器件的结构与n沟道器件类似，只是各掺杂区的掺杂类型刚好相反，这一点是业界公认的，因此本发明仅以N沟道为例对结构进行说明，省去针对p沟道器件的结构说明。
本发明主要保护一种绝缘栅双极晶体管的制造方法，所述的制造方法包括下述步骤：
（1）、以轻掺杂衬底晶片开始；
（2）、在所述晶片上形成电介质层333，本实施例中，掩埋电介质333具有3μm~10μm之间的厚度；
（3）、在所述电介质层333上淀积未掺杂的多晶硅层；
（4）、对所述未掺杂的多晶硅层和电介质层333进行图案化处理以形成栅极沟槽541；
（5）、淀积硅以在单晶硅表面上形成单晶硅并在所述晶片表面的剩余部分上形成多晶硅；
（6）、形成栅电介质332，本实施例中，栅电介质332是通过对所述晶片的表面进行氧化而形成的，也可以通过对所述晶片的表面进行氧化并随后淀积高K电介质而形成的；
（7）、通过多晶硅淀积和回蚀刻形成栅电极322，
（8）、通过离子注入和驱入形成多晶硅基区313，多晶硅基区313具有5nm~20nm之间的宽度，
（9）、形成重掺杂的多晶硅发射区311和多晶硅扩散区312，本实施例中，发射区311具有1×1019cm-3至1×1021cm-3的掺杂浓度，扩散区312具有1×1019cm-3至1×1021cm-3的掺杂浓度，
（10）、淀积层间电介质331（ILD），
（11）、对所述ILD进行图案化处理331，
（12）、通过淀积金属层和图案化处理形成发射极321，
（13）、减薄所述晶片以形成漂移区314，本实施例中，漂移区314具有1×1012cm-3至1×1015cm-3的掺杂浓度以及30μm~400μm之间的长度，
（14）、通过离子注入和退火在背侧形成缓冲区315，本实施例中，缓冲区315具有比所述漂移区314相对较高的掺杂浓度以及比所述漂移区314相对较短的长度，
（15）、通过离子注入和退火在所述背侧形成集电区316，本实施例中，集电区316具有1×1018cm-3至1×1021cm-3的掺杂浓度以及0.1μm~1μm之间的深度，
（16）、通过淀积金属层并合金而在所述背侧形成所述集电极323。
请参看附图3，图3为栅极沟槽541的形成。如在图中所示的，制造过程是以n-衬底晶片开始的，由于n-衬底的一部分将变成n-漂移区314，n-衬底的掺杂浓度应与n-漂移区314中的目标掺杂浓度相同。首先，在晶片上形成电介质层333，电介质333通常是氧化硅或氮化硅。氧化硅可通过淀积或热氧化而形成，氮化硅可通过淀积而形成。在此之后，在电介质层333上淀积未掺杂的多晶硅层，然后，对未掺杂的多晶硅和电介质333进行图案化以形成栅极沟槽541，本实施例中，图案化通常是光刻和蚀刻的组合形成的。在蚀刻期间，需要过蚀刻以确保电介质333被完全蚀刻。因此，硅衬底的一部分也在蚀刻期间被蚀刻掉。
请参看附图4，图4为器件的沟道区的形成。如图中所示，薄的多晶硅层是在栅极沟槽541的侧壁上形成的，本实施例中，薄的多晶硅层是通过硅淀积而形成的，淀积通常是化学气相淀积。淀积将在掩埋电介质333的侧壁和掺杂的多晶硅的表面上形成多晶硅，而同时其也将在栅极沟槽541的底部的单晶硅表面上形成单晶硅。由于在之后的步骤中将掺杂淀积的多晶硅以形成p基区313，淀积条件应很好地进行控制以获得p基区313的目标厚度。
请参看附图5，图5为栅结构的形成。首先，在栅极沟槽541的表面和晶片表面的剩余部分上形成栅电介质332。在本发明的一个实施例中，栅电介质332是通过氧化晶片的表面而形成的，且因此栅电介质332是氧化硅；在本发明的另一个实施例中，栅电介质332是通过氧化晶片的表面并随后淀积高K电介质而形成的，且因此栅电介质332是氧化硅和高K电介质的组合。在形成栅电介质332后，栅电极322是通过原位掺杂的多晶硅淀积和回蚀刻而形成的。在该步骤后，栅极沟槽541填充有栅电介质332和栅电极322。
请参看附图6，图6为p基区313的形成。p基区313是通过离子注入和驱入扩散的方式而形成的。由于在多晶硅中的高密度的晶粒边界，在多晶硅区中的扩散系数比在单晶硅区中的扩散系数高得多。因此，在驱入扩散后，p基区313/n-漂移314结位于邻近多晶硅和单晶硅之间的边界处。
请参看附图7，图7为n+发射区311和p+扩散区312的形成。两个区域均是多晶硅区，且两个区域均是通过离子注入和退火而进行掺杂的。由于多晶硅区中的扩散系数比在单晶硅区中的扩散系数高得多，因此退火应具有小的热过程。例如，在控制热过程的前提下，优选地，使用快速热退火以完全激活掺杂物。在图中未示出p+扩散区312，这是因为其是按与n+发射区311相平行的方式进行放置的，如图10中所示的。
请参看附图8，图8为层间电介质331（ILD）和发射极321的形成。首先，层间电介质331被淀积在晶片的表面上，层间电介质331通常采用氧化硅，但不限于是氧化硅。随后，通过光刻和蚀刻对层间电介质331进行图案化处理，在这之后，淀积金属层，然后，对金属层进行图案化处理，以通过光刻和蚀刻形成发射极321。
请参看附图9，图9为背侧结构的形成。首先，从背侧对晶片进行减薄以形成n-漂移区314。然后，通过离子注入和退火的方式在晶片的背侧形成n缓冲区315，本实施例中，退火通常是激光退火或低温退火以避免发射极321的熔化。在这之后，通过离子注入和退火在晶片的背侧形成p+集电区316。然后，通过金属淀积在晶片的背侧形成集电极323。最终，进行合金以减少电极和半导体区之间的接触电阻，本实施例中，合金是晶圆制造中常见的步骤，其过程是将晶圆放入400℃左右的炉管中，通入氮气和氢气，使金属和硅在接触位置形成合金，合金的目的是降低金属和硅之间的接触电阻。
本发明中所涉及到的淀积、图案化处理、晶片的表面氧化、回蚀刻、离子注入和驱入扩散、减薄、离子注入、金属层合金、热氧化、光刻、蚀刻、化学气相淀积、激光退火以及低温退火等，均采用常规技术中的晶体制作方法。
Claims (6)
1.一种绝缘栅双极晶体管的制造方法，其特征是：所述的制造方法包括下述步骤：
（1）、制作轻掺杂衬底晶片；
（2）、在所述晶片上形成电介质层（333）；
（3）、在所述电介质层（333）上淀积未掺杂的多晶硅层；
（4）、对所述未掺杂的多晶硅层和电介质层（333）进行图案化处理，以形成栅极沟槽（541）；
（5）、淀积硅以在单晶硅表面上形成单晶硅，并在所述晶片表面的剩余部分上形成多晶硅；
（6）、形成栅电介质（332）；
（7）、通过多晶硅淀积和回蚀刻形成栅电极（322），
（8）、通过离子注入和驱入形成多晶硅基区（313），
（9）、形成重掺杂的多晶硅发射区（311）和多晶硅扩散区（312），
（10）、淀积层间电介质（331）；
（11）、对所述层间电介质（331）进行图案化处理，
（12）、通过淀积金属层和图案化处理形成发射极（321），
（13）、减薄所述晶片以形成漂移区（314），
（14）、通过离子注入和退火在背侧形成缓冲区（315），
（15）、通过离子注入和退火在所述背侧形成集电区（316），
（16）、通过淀积金属层并合金而在所述背侧形成集电极（323）。
2.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征是：所述的栅电介质（332）是通过对所述晶片的表面进行氧化而形成的。
3.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征是：所述的栅电介质（332）是通过对所述晶片的表面进行氧化并随后淀积高K电介质而形成的。
4.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征是：所述的电介质层（333）为氧化硅或氮化硅，当电介质层（333）为氧化硅时，通过淀积或热氧化而形成，当电介质层（333）为氮化硅时，通过淀积而形成。
5.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征是：所述的层间电介质（331）采用氧化硅。
6.根据权利要求1所述的绝缘栅双极晶体管的制造方法，其特征是：所述的步骤（14）中，退火采用激光退火或低温退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610310327.8A CN105762077B (zh) | 2016-05-12 | 2016-05-12 | 绝缘栅双极晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610310327.8A CN105762077B (zh) | 2016-05-12 | 2016-05-12 | 绝缘栅双极晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105762077A CN105762077A (zh) | 2016-07-13 |
| CN105762077B true CN105762077B (zh) | 2018-09-07 |
Family
ID=56322772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610310327.8A Active CN105762077B (zh) | 2016-05-12 | 2016-05-12 | 绝缘栅双极晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105762077B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017193321A1 (zh) * | 2016-05-12 | 2017-11-16 | 中山港科半导体科技有限公司 | 绝缘栅双极晶体管结构 |
| US10170559B1 (en) * | 2017-06-29 | 2019-01-01 | Alpha And Omega Semiconductor (Cayman) Ltd. | Reverse conducting IGBT incorporating epitaxial layer field stop zone and fabrication method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0706223A1 (de) * | 1994-10-04 | 1996-04-10 | Siemens Aktiengesellschaft | Durch Feldeffekt steuerbares Halbleiterbauelement |
| CN103531621A (zh) * | 2013-10-31 | 2014-01-22 | 厦门大学 | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020074585A1 (en) * | 1988-05-17 | 2002-06-20 | Advanced Power Technology, Inc., Delaware Corporation | Self-aligned power MOSFET with enhanced base region |
| JPH11330458A (ja) * | 1998-05-08 | 1999-11-30 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2016
- 2016-05-12 CN CN201610310327.8A patent/CN105762077B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0706223A1 (de) * | 1994-10-04 | 1996-04-10 | Siemens Aktiengesellschaft | Durch Feldeffekt steuerbares Halbleiterbauelement |
| CN103531621A (zh) * | 2013-10-31 | 2014-01-22 | 厦门大学 | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105762077A (zh) | 2016-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490338B2 (en) | Silicon carbide semiconductor apparatus and method of manufacturing same | |
| US6174773B1 (en) | Method of manufacturing vertical trench misfet | |
| TWI441336B (zh) | 帶有減小的擊穿電壓的金屬氧化物半導體場效應管裝置 | |
| US20230223443A1 (en) | Silicon carbide semiconductor device | |
| CN104064475B (zh) | 高迁移率功率金属氧化物半导体场效应晶体管 | |
| TWI421948B (zh) | 具改良性能之功率半導體裝置及其方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| KR100762545B1 (ko) | Ｌｍｏｓｆｅｔ 및 그 제조 방법 | |
| US7859051B2 (en) | Semiconductor device with a reduced band gap and process | |
| CN114823911A (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN114038908A (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN111162009B (zh) | 一种低导通电阻低压分离栅mos器件的制造方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN116936626A (zh) | Igbt器件及其制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN103489785A (zh) | 超级结半导体器件的元胞结构和工艺实现方法 | |
| CN113707549A (zh) | 一种降低mosfet衬底电阻的制作方法及其器件 | |
| WO2017193322A1 (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| CN216871974U (zh) | 一种多通道超结igbt器件 | |
| CN108987487A (zh) | 一种可集成的超势垒横向二极管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170601 Address after: The exhibition of Guangdong Torch Development Zone, 528437 East Road Zhongshan City, No. 16 digital building room 1606 Applicant after: HONSON TECHNOLOGIES LTD. Address before: 528437 No. 32, Dong Dong Road, East Town, Guangdong, Zhongshan Applicant before: ZHONGSHAN GANGKE SEMICONDUCTOR TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221116 Address after: Room 112-25, No.262, Binhai 4th Road, Hangzhou Bay New District, Ningbo, Zhejiang 315000 Patentee after: Ningbo Anjian Semiconductor Co.,Ltd. Address before: 528437 room 1606, digital building, No. 16, exhibition East Road, Torch Development Zone, Zhongshan City, Guangdong Province Patentee before: HONSON TECHNOLOGIES LTD. |