TWI618188B - 導線結構與其製作方法 - Google Patents
導線結構與其製作方法 Download PDFInfo
- Publication number
- TWI618188B TWI618188B TW103127812A TW103127812A TWI618188B TW I618188 B TWI618188 B TW I618188B TW 103127812 A TW103127812 A TW 103127812A TW 103127812 A TW103127812 A TW 103127812A TW I618188 B TWI618188 B TW I618188B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wire structure
- graphene
- metal layer
- wire
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本發明為一種導線結構與其方法。此導線結構包含有一金屬層與一緊鄰金屬層且位於金屬層之側壁與底部的石墨烯層,其中金屬層是以石墨烯層為晶種層所電鍍形成。
Description
本發明係有關於一種導線結構與其製作方法,其尤指一種以石墨烯為晶種層所電鍍形成之導線結構與其製作方法。
石墨烯具有高電子遷移率、高熱導率、高電導率、高電流密度、高機械強度、高彎曲性與光透明度等特性,因此成為目前極具重視的電子材料。對於電子元件在未來需求趨勢是體積越來越小型化的發展下,將具有極高載子遷移率(>105cm2/V.s)與高電流密度(>109A/cm2)之石墨烯材料應用於可撓式觸控面板或導線等元件上,成為現今電子領域所汲汲營營迫切開發的重要方向。
而本發明係針對此趨勢,提出了一種嶄新的導線結構與其製作方法,以在與現有製程技術相容的前提下,將石墨烯材料應用於導線結構與製作上。
本發明之主要目的,係提供一種導線結構與其製作方法,其以石墨烯層作為導線之金屬層在電鍍時之晶種層,以簡化晶種層的製作步驟,並降低導線的製作與成本。
本發明之另一目的,係提供一種導線結構與其製作方法,其以石墨烯層作為導線之部分構件,提高導線整體的可靠度與降低阻值。
本發明之又一目的,係提供一種導線結構與其製作方法,其以石墨烯為晶種,可具有較長的停滯時間,無晶種層表面氧化的問題。
本發明之再一目的,係提供一種導線結構與其製作方法,其對現今後段的導線製程來說,製程步驟改變不大,相容性高。
本發明之又一目的,係提供一種導線結構與其製作方法,其可應用於金屬溝槽與/或柱塞、3D IC的直通矽晶穿孔(TSV)封裝技術,或者可撓式觸控面板。
本發明之另一目的,係提供一種導線結構與其製作方法,其石墨烯層不僅可作為電鍍沉積金屬層時的晶種層外,也可同時作為金屬層的阻障層,解決習知因為金屬層加上晶種層與阻障層,所導致的厚度往往不易降低與整體導電阻值偏高的問題。
本發明之另一目的,係提供一種導線結構與其製作方法,其使用原子層級的石墨烯層來做晶種層與阻障層,可適用於越來越細微的導線,例如100奈米以下的線寬。
為了達到上述所指稱之各目的與功效,本發明係揭示了一種形成於基材上之導線結構,其包含有一金屬層;以及一石墨烯晶種層,其係緊鄰該金屬層且位於該金屬層之側壁與底部。
本發明尚提出一種導線的製作方法,其步驟包含有先提供一基材,該基材形成有至少一開口槽或一穿孔;接續於該開口槽或穿孔之側壁與底部形成一石墨烯層;最後,利用化學電鍍法以上述之石墨烯層為晶種層沉積形成一金屬層,以形成一側壁與底部具有石墨烯層之導線。
10‧‧‧基材
12‧‧‧開口槽
14‧‧‧溝槽
16‧‧‧柱塞
18‧‧‧側壁
20‧‧‧底部
22‧‧‧石墨烯層
24‧‧‧金屬層
26‧‧‧導體
28‧‧‧阻障層
a‧‧‧側壁
b‧‧‧底部
第1(a)圖至第1(c)圖為本發明之一實施例之步驟示意圖;
第2圖為本發明之一導體結構的示意圖;
第3圖為本發明之另一實施例的結構示意圖;
第4(a)圖至第4(c)圖為本發明之又一實施例之步驟示意圖;
第5圖為本發明之另一導體結構的示意圖;
第6圖為本發明之另一實施例的結構示意圖。
為使 貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識,謹佐以較佳之實施例及配合詳細之說明,說明如後:
本發明提供一種導線結構與其製作方法,其主要精神架構是使用原子層級的石墨烯層作為電鍍沉積金屬時的晶種層,以形成外周緣至少部分包含有石墨烯層之導線結構,例如外周緣之側壁與底部包含有石墨烯層之導線結構。更者,當金屬層為包含銅的合金時,石墨烯層更可以作為擴散阻擋層(diffusion barrier)。
以下,係藉實施例來說明本發明。
請一併參閱第1(a)圖至第1(c)圖,其為本發明之一實施例之步驟示意圖。首先,如第1(a)圖所示,提供一基材10,該基材10上形成有一開口槽12。此開口槽12可以是利用既有的雙鑲嵌製程之一製程所形成之具有溝槽(trench)14及柱塞(via)16之開口槽12。當然也可以是僅具有溝槽14或柱塞16之開口槽12。而關於基材10之材料與結構,以及使用雙鑲嵌製程來形成開口的部分,係因非本案之技術特徵,且與習知相同,於此不再贅述。
接續,如第1(b)圖所示,於開口槽12之至少側壁18與底部(cap)20形成一石墨烯層22。此石墨烯層22可以是二維原子層級。
然後,如第1(c)圖所示,進行金屬層的化學電鍍製程。此製程係以石墨烯層22為晶種,來進行金屬層的成核成長,以共形(conformal)方式將金屬層24進行沉積填孔,來形成導線26。最後形成如第2圖所示之導線26,其在外周緣之雙側壁a與底部b具有緊鄰金屬層24的石墨烯層22。
化學電鍍製程後當可進行化學機械研磨製程(CMP),來移除多餘的金屬沉積物,此外也可形成用來保護導線之絕緣層。但因為此些部分皆為熟悉該項技藝者所能了解的習知技術,因此不再進行贅述。
在此實施例中,以石墨烯為晶種時,可以比常見的金屬晶種層,如銅晶種層,具有較長的停滯時間,且無晶種層表面氧化的問題。停滯時間可長達12小時以上。再者,石墨烯的高載子遷移率與高電流密度將可以降低導線整體的電阻與提高可靠度。
當金屬層為含有銅成分時,石墨烯層更可以做為銅的阻障層(diffusion barrier),以防止銅的擴散。
更者,於形成石墨烯層22前也可先於開口槽12之周圍,例如側壁18與底部20形成有一阻障層28,如第3圖所示之實施例,或者僅有側壁18形成有一阻障層28。此阻障層28可以是低k值之介電層材料,例如SiOCH,或是氮化鈦(TiN)、銅、釕(Ru)或碳化矽等。另一實施例於形成石墨烯層22前也可先於開口槽12之周圍,例如側壁18與底部20形成有一觸媒層,或者僅有底部20形成有一觸媒層,例如氮化鈦(TiN)、銅、釕(Ru)、碳化矽、鍺或鎳等。
在本發明中採用化學電鍍法相較於物理氣相沉積法之優點在於,化學電鍍具有產出效率高、機具成本低、製程溫度低、製程步驟簡單、在室溫與常壓狀態來下進行,無須抽真空,更者,金屬的成分可較具多樣性。
由上述之實施例可發現使石墨烯層作為晶種層來進行金屬層電鍍,對現今後段的導線製程來說,如雙鑲嵌(Dual Damascene)製程,製程步驟改變不大,容易取代原本使用的金屬晶種層,同時可應用於金屬溝槽與/或柱塞。也可應用於3D IC的直通矽晶穿孔(TSV)封裝技術。
再者,對於半導體製程元件尺寸越做越小,既有的導線需克服金屬層加上晶種層與阻障層的厚度,因此厚度往往不易降低,導致整體導電阻值過高的問題。而本發明使用原子層級的石墨烯層來做晶種層,並可兼任阻障層,不僅解決了習知晶種層與阻障層厚度的問題,更可適用於越來越細微的導線,例如100奈米以下的線寬。
此外,上述本發明所教示的石墨烯層可以是採任何方式來形成於開口槽或基材,舉例來說如取得已製備完成之石墨烯溶液來塗覆於基材上,或是化學氣相沉積法、原子層沉積法、電鍍、分子束磊晶(MBE)等,因此得以大幅簡化晶種層的製程步驟。
請參閱第4(a)圖至第4(c)圖,其係當本發明之導線形成於柱塞(via)時的另一實施例態樣。首先,如第4(a)圖所示,提供一基材10,該基材10上形成有一柱塞16。接續,如第4(b)圖所示,於柱塞16之側壁18與底部20形成一石墨烯層22。此石墨烯層22可以是二維原子層級。
然後,如第4(c)圖所示,進行金屬層的化學電鍍製程。此製程係以石墨烯層22為晶種,來進行金屬層的成核成長,以共形(conformal)方式將金屬層24進行沉積填孔,來形成導線26。最後形成如第5圖所示之導線26,其在外周緣之雙側壁a與底部b具有緊鄰金屬層24的石墨烯層22。
化學電鍍製程後當可進行化學機械研磨製程(CMP),來移除多餘的金屬沉積物,此外也可形成用來保護導線之絕緣層。但因為此些部分皆為熟悉該項技藝者所能了解的習知技術,因此不再進行贅述。
此外,石墨烯層22形成前可先形成有阻障層28,以形成如第6圖所示之實施例。在第6圖中阻障層28是位於柱塞16之周圍,例如側壁18與底部20形成有一阻障層28,但也可以僅有側壁18形成有一阻障層28。此阻障層也可以作為石墨烯層形成前之觸媒層。
以石墨烯為晶種層之特點,以及上述之阻障層之材料選擇與特性皆如同先前所述。
綜上所述,本發明教示一種以石墨烯層作為金屬層電鍍時之晶種層,來製備嶄新導線結構與其製作方法,以簡化習知晶種層的製作步驟,並降低導線的製作與成本。再者,結合有石墨烯層之導線更可提高整體的可靠度與降低阻值。而使用原子層級厚度的石墨烯層來做為晶種層,更解決習知晶種層與阻障層厚度不易降低的問題,因此本發明可形成較為細微的導線。
惟以上所述者,僅為本發明之較佳實施例而已,並非用來限定本發明實施之範圍,舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾,均應包括於本發明之申請專利範圍內。
本發明係實為一具有新穎性、進步性及可供產業利用者,應符合我國專利法所規定之專利申請要件無疑,爰依法提出發明專利申請,祈 鈞局早日賜准專利,至感為禱。
22‧‧‧石墨烯層
24‧‧‧金屬層
26‧‧‧導線
a‧‧‧側壁
b‧‧‧底部
Claims (11)
- 一種導線結構,其係形成於一基材上,該導線包含有:一金屬層;以及一石墨烯層,其係緊鄰該金屬層且位於該金屬層之側壁與底部,其中該石墨烯層作為該金屬層之一阻障層。
- 如請求項1所述之導線結構,其中該石墨烯層為該金屬層之晶種層。
- 如請求項1所述之導線結構,其中該石墨烯層是原子層級厚度。
- 如請求項1所述之導線結構,其係設置於該基材之一開口槽或穿孔內。
- 如請求項4所述之導線結構,其中該開口槽包含有一溝槽(trench)與/或柱塞(via)。
- 如請求項5所述之導線結構,其中該開口槽或該穿孔之周緣或側壁形成有一阻障層。
- 如請求項1所述之導線結構,其中該金屬層之材質包含銅。
- 如請求項1所述之導線結構,其中該基材為可撓式基板或半導體基板。
- 如請求項1所述之導線結構,其中該阻障層係可為有機矽氧(SiOCH)、氮化鈦(TiN)、釕(Ru)或碳化矽(SiC)。
- 一種導線的製作方法,其包含有下列步驟:提供一基材,該基材包含有一開口槽或一穿孔內;於該開口槽之側壁與底部上形成一石墨烯層;以及利用化學電鍍法,於該石墨烯層上沉積形成一金屬層,其中該石墨烯層作為該金屬層之一阻障層。
- 如請求項10所述之製作方法,其中該石墨烯層之可停滯時間大於12小時。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103127812A TWI618188B (zh) | 2014-08-13 | 2014-08-13 | 導線結構與其製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103127812A TWI618188B (zh) | 2014-08-13 | 2014-08-13 | 導線結構與其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201606932A TW201606932A (zh) | 2016-02-16 |
TWI618188B true TWI618188B (zh) | 2018-03-11 |
Family
ID=55810140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103127812A TWI618188B (zh) | 2014-08-13 | 2014-08-13 | 導線結構與其製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI618188B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI717346B (zh) * | 2016-04-13 | 2021-02-01 | 大陸商盛美半導體設備(上海)股份有限公司 | 阻擋層的去除方法和半導體結構的形成方法 |
WO2018063281A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Graphene nanoribbon interconnects and interconnect liners |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102468220A (zh) * | 2010-11-08 | 2012-05-23 | 中国科学院微电子研究所 | 一种金属互连结构及其形成方法 |
-
2014
- 2014-08-13 TW TW103127812A patent/TWI618188B/zh not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102468220A (zh) * | 2010-11-08 | 2012-05-23 | 中国科学院微电子研究所 | 一种金属互连结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201606932A (zh) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107836034B (zh) | 用于互连的钌金属特征部填充 | |
CN104733378B (zh) | 半导体结构及其制造方法 | |
TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
JP5498751B2 (ja) | 半導体装置の製造方法 | |
JP2016541113A (ja) | コバルトベースの複数のインターコネクトおよびそれらの複数の製造方法 | |
US9006095B2 (en) | Semiconductor devices and methods of manufacture thereof | |
TWI545712B (zh) | 內連線結構及其製造方法 | |
US20120258588A1 (en) | Self forming metal fluoride barriers for fluorinated low-k dielectrics | |
TW201814833A (zh) | 半導體結構的形成方法 | |
JP5127251B2 (ja) | 半導体装置の製造方法 | |
US20100244252A1 (en) | Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics | |
TW201340282A (zh) | 矽通孔結構及其製造方法 | |
JP2020534702A (ja) | 基板のフィーチャをコバルトで充填する方法および装置 | |
KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
CN102446823A (zh) | 一种大马士革制造工艺 | |
TWI618188B (zh) | 導線結構與其製作方法 | |
TWI251898B (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
KR102161793B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5384269B2 (ja) | Cu配線の形成方法 | |
TW201017821A (en) | Structure to facilitate plating into high aspect ratio vias | |
TWI495059B (zh) | 半導體元件與半導體裝置與其形成方法 | |
US11552018B2 (en) | Chemical direct pattern plating method | |
TW201528428A (zh) | 半導體結構及其製造方法 | |
TWI587367B (zh) | 用於金屬化之方法及層 | |
KR100728965B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |