TWI495059B - 半導體元件與半導體裝置與其形成方法 - Google Patents

半導體元件與半導體裝置與其形成方法 Download PDF

Info

Publication number
TWI495059B
TWI495059B TW102119542A TW102119542A TWI495059B TW I495059 B TWI495059 B TW I495059B TW 102119542 A TW102119542 A TW 102119542A TW 102119542 A TW102119542 A TW 102119542A TW I495059 B TWI495059 B TW I495059B
Authority
TW
Taiwan
Prior art keywords
carbon
layer
metal line
carbon layer
semiconductor device
Prior art date
Application number
TW102119542A
Other languages
English (en)
Other versions
TW201351586A (zh
Inventor
Hsien Chang Wu
Hsiang Huan Lee
Shau Lin Shue
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201351586A publication Critical patent/TW201351586A/zh
Application granted granted Critical
Publication of TWI495059B publication Critical patent/TWI495059B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體元件與半導體裝置與其形成方法
本發明係關於半導體元件，更特別關於其內連線結構與金屬線路之間夾設的碳層。
由於多種電子構件如電晶體、二極體、電阻、電感、或類似構件持續改良，半導體產業已快速成長一段時日。積體密度增加的主因為結構尺寸持續縮小，即更多構件可整合至固定面積中。目前對較小電子元件之需求增加，即對低電阻結構如內連線之需求增加，以進一步改良電子元件之熱效能。
半導體元件可包含多種半導體結構如電晶體、電容、電阻、或類似物形成於基板上。以介電層隔開一或多個導電層如金屬、合金、或類似物。多種內連線結構位於導電層之間，以內連線半導體結構並電性連接相鄰的金屬層。
奈米碳管已應用於形成低電阻的內連線結構。奈米碳管為碳原子組成之管狀結構。奈米碳管具有多種獨特性質如高強度、高導熱性、優良的導電性、與優良的電子遷移率等等。奈米碳管的電子性質可隨其結構不同而改變。奈米碳管可具有金屬性質或半導體性質，上述差異取決於物理參數如長度、孔徑、或類似參數。
當奈米碳管具有適當物理參數如孔徑時，將具有 優良的導電性。除了單層奈米碳管具有高電阻外，多種平行成長的奈米碳管具有低電阻如銅。如此一來，提供高電流密度的奈米碳管可作為內連線結構。然而奈米碳管與對應之金屬線路之間具有高電阻接觸，這將使奈米碳管形成的內連線結構具有高電阻。
本發明一實施例提供一種裝置，包括：第一金屬線路形成於基板上；第一碳層形成於第一金屬線路上；奈米碳管內連線形成於第一碳層上；第二碳層形成於奈米碳管內連線上；以及第二金屬線路形成於第二碳層上。
本發明一實施例提供一種元件，包括：第一介電層形成於基板上；第一金屬線路埋置於第一介電層中；第二介電層形成於第一介電層上；第二金屬線路埋置於第二介電層中；內連線結構形成於第一金屬線路與第二金屬線路之間；第一碳層形成於第一金屬線路與內連線結構之間；以及第二碳層形成於第二金屬線路與內連線結構之間。
本發明一實施例提供一種裝置的形成方法，包括：形成第一金屬線路於基板上；沉積第一碳層於第一金屬線路上；沉積多個催化墊於第一碳層上；成長多個奈米碳管於催化墊上；沉積介電材料於奈米碳管之間，以形成內連線層；沉積第二碳層於內連線層上；以及形成第二金屬線路於第二碳層上。
102‧‧‧基板
104‧‧‧第一介電層
112‧‧‧第一金屬線路
114‧‧‧內連線結構
116‧‧‧第二金屬線路
122A‧‧‧第一碳層
122B‧‧‧第一垂直碳層
124A‧‧‧第二碳層
124B‧‧‧第二垂直碳層
126‧‧‧第二介電層
128‧‧‧第三碳層
130‧‧‧第四碳層
132‧‧‧蓋層
202、702‧‧‧開口
402‧‧‧奈米碳管
第1圖係一實施例中，半導體元件之剖視圖；第2圖係一實施例中，形成碳層前的半導體元件之剖視圖；第3圖係一實施例中，以化學氣相沉積(CVD)製程沉積碳層於第2圖之半導體元件後的半導體元件剖視圖；第4圖係一實施例中，對第3圖之半導體元件之開口進行催化CVD製程後的半導體元件剖視圖；第5圖係一實施例中，對第4圖之半導體元件進行另一CVD製程後的半導體元件剖視圖；第6圖係一實施例中，對第5圖之半導體元件進行化學機械研磨(CMP)製程後的半導體元件剖視圖；第7圖係一實施例中，對第6圖之半導體結構進行圖案化製程後的半導體元件剖視圖；第8圖係一實施例中，對第7圖之半導體結構進行碳沉積與金屬化製程後的半導體元件剖視圖；第9圖係另一實施例中，具有奈米碳管內連線結構之半導體元件之剖視圖；以及第10至16圖係一實施例中，形成第9圖之內連線結構的製程剖視圖。
形成與使用實施例的方式將詳述於下。可以理解的是，本發明提供多個不同實施例或實例，以實施多種實施例中的不同特徵。下述特定實例係用以說明本發明，僅用以舉例而非侷限本發明。
本發明之實施例中，半導體元件具有奈米碳管內 連線以及與其相鄰的金屬層。本發明實施例可用於半導體元件之多種結構。下述內容將搭配圖式說明多種實施例。
第1圖係一實施例中，半導體元件之剖視圖。半導體元件包括基板102，形成於基板102上的第一金屬線路112，與形成於第一金屬線路112上的第二金屬線路116。如第1圖所示，奈米碳管的內連線結構114可形成於第一金屬線路112與第二金屬線路116之間。此外，第一碳層122A可形成於內連線結構114之下表面與第一金屬線路112之間，而第二碳層124A可形成於內連線結構114之上表面與第二金屬線路116之間。在第1圖中，第一垂直碳層122B包圍內連線結構114，且第二垂直碳層124B包圍部份的第二金屬線路116。
如第1圖所示，第一介電層104係形成於基板102上。第一金屬線路112與內連線結構114係埋置於第一介電層104中。蓋層132係沉積於第一介電層104上，而第二介電層126係形成於蓋層132上。第二金屬線路116係埋置於第二介電層126中。
基板102可為合適的半導體材料如矽、鍺、鑽石、或類似物。在其他實施例中，基板102可為其他結晶方向的化合物材料如矽鍺合金、碳化矽、砷化鎵、砷化銦、磷化銦、碳矽化鍺、磷砷化鎵、磷化銦鎵、上述之組合。此外，基板102可為絕緣層上矽(SOI)基板。一般而言，SOI基板包括半導體材料層如磊晶矽、鍺、矽鍺合金、SOI、絕緣層上矽鍺合金(SGOI)、或上述之組合。基板102可掺雜p型掺質如硼、鋁、鎵、或類似物，或掺雜n型掺質如本技術領域中具有通常知識者所熟知。
第一金屬線路112與第二金屬線路116之形成方法可為合適製程如微影蝕刻、鑲嵌、雙鑲嵌或類似製程，其組成可為合適導電材料如銅、鋁、鋁合金、銅合金或類似物。
在一實施例中，第一金屬線路112之形成方法為鑲嵌製程，先沉積遮罩於第一介電層104之表面上、蝕刻開孔至第一介電層104之表面、再將導電材料如鎢或銅填入孔洞中。值得注意的是，第一金屬線路112可包含一或多層的導電材料。舉例來說，第一金屬線路112可包含阻障層、黏著層、多層導電層、或類似物。由於形成第二金屬線路116之步驟與形成第一金屬線路112之步驟類似，在此不贅述。
在一實施例中，第一介電層104與第二介電層126具有低介電常數(k值)，較佳低於約3.0。第一介電層104與第二介電層126之k值更佳低於約2.5，可稱為極低k(ELK)介電層。第一介電層104與第二介電層126可包含常用材料如含碳介電材料，且可進一步包含氮、氫、氧、或上述之組合。孔洞結構可用以降低介電材料之k值。
蓋層132係形成於第一介電層104之頂部上。蓋層132不含氮，其組成含碳與氧。蓋層132亦作為底抗反射塗層(BARC)，可用於圖案化後續形成的金屬硬遮罩。蓋層132亦可稱作無氮抗反射塗層(NFARC)。蓋層132之形成方法包括化學氣相沉積(CVD)與物理氣相沉積(PVD)。然而，蓋層132之形成方法亦可為其他方法如原子層沉積(ALD)。
硬遮罩(未圖示)可形成於蓋層132之頂部上。硬遮罩可為金屬化材料如鈦、氮化鈦、氮化鉭、鋁、或類似物，或 非金屬化材料如氧化矽、碳化矽、氮化矽、或氮氧化矽。
第2至8圖係第1圖之內連線結構114之製程剖視圖。第2圖係一實施例中，形成碳層前的半導體結構之剖視圖。如第2圖所示，第一金屬線路112形成於基板102上，且第一介電層104形成於基板102上。開口202位於第一金屬線路112之頂部上，並位於第一介電層104中。開口202可為內連線結構之溝槽。
在一實施例中，第一介電層104可為低介電常數之介電材料。為保護低介電常數之介電材料不熟化學機械研磨(CMP)影響，需形成蓋層132於第一介電層104上。蓋層132可為無氮抗反射塗層(NFARC)。蓋層132之形成方法可為合適製程如CVD、PVD、ALD、或類似方法。為了進一步保護第一介電層104，可形成硬遮罩(未圖示)於蓋層132之頂部上。硬遮罩可為金屬化材料如鈦、氮化鈦、氮化鉭、鋁、或類似物，或非金屬化材料如氧化矽、碳化矽、氮化矽、或氮氧化矽。
第3圖係一實施例中，以CVD製程沉積碳層於第2圖之半導體元件後的半導體元件剖視圖。碳層係沉積於第一金屬線路112之頂部上(如第一碳層122A)、開口202之側壁上(如第一垂直碳層122B)、與蓋層132之上表面上。在一實施例中，碳層之沉積方法可為合適製程如CVD、電漿增強式CVD(PECVD)、或類似製程。
在一實施例中，當採用CVD製程時，碳氫氣體如CH4、C2H4、C2H2、或類似物將結晶形成碳層。碳層之厚度介於約1nm至約10nm之間。採用CVD製程之好處在於可形成碳層 於狹窄的開口中，比如連接兩個導電層之間的狹窄通孔。
值得注意的是，第3圖中的第一碳層122A為塗佈於第一金屬線路112之金屬表面上的單一碳層，而第一碳層122A所含的碳可與第一金屬線路112之金屬反應。如此一來，第一碳層122A可能為碳與金屬的合金。
第一碳層122A之優點，在於可作為第一金屬層112與形成於第一碳層122A頂部上的奈米碳管之間的黏著層。如此一來，可改良奈米碳管與金屬線路(如第一金屬線路112)之間的黏著力，並降低奈米碳管(見第1圖)與第一金屬線路112之間的界面電阻。
第4圖係一實施例中，對第3圖之半導體元件之開口進行催化CVD製程後的半導體元件剖視圖。在催化CVD製程中，多個催化墊可先形成於開口(見第3圖)中，再進行後續的奈米碳管成長製程。催化墊可為催化金屬如含有鐵、鎳、及鈷之氧化鋁。催化墊沉積於底層表面上的方法可為合適技術如舉離(lift-off)技術。
在舉離技術中，形成光阻層(未圖示)於底層上。在圖案化製程後，可形成多個開口於光阻層中以對應奈米碳管之預定位置。接著沉積催化金屬至光阻層與開口上，再以清洗製程移除光阻層，使位於光阻層表面上的部份催化金屬隨著光阻層被舉離清洗掉。如此一來，將形成多個催化墊(未圖示)。
奈米碳管402之成長方法可為CVD製程。在一實施例中，第4圖中的半導體元件可置於含有混合氣體(如碳氫氣體/Ar/氫氣)之爐管中。當爐管溫度上升至約400℃至約600℃時， 碳氫氣體將會分解，且碳原子將結晶於催化墊上以形成奈米碳管402。
第5圖係一實施例中，對第4圖之半導體元件進行另一CVD製程後的半導體元件剖視圖。SiO2將填滿第4圖中相鄰的奈米碳管402之間的空隙，而SiO2之形成方法可為合適製程如採用四乙氧矽烷(TEOS)之CVD、PECVD、或類似製程。如此一來，多個奈米碳管402將埋置於SiO2之間，形成內連線結構114如第5圖所示。
第6圖係一實施例中，對第5圖之半導體元件進行CMP製程後的半導體元件剖視圖。CMP製程可移除第5圖中多餘的內連線結構114，保留的部份即奈米碳管的內連線結構114。
第7圖係一實施例中，對第6圖之半導體結構進行圖案化製程後的半導體元件剖視圖。蓋層132形成於第一介電層104之頂部上，且第二介電層126形成於蓋層132上。在一實施例中，第二介電層126可為低介電常數之介電材料。在形成蓋層132與第二介電層126後，可圖案化第二介電層126。
在一實施例中，圖案化第二介電層126的方法可為微影與蝕刻製程，比如先形成微影遮罩(未圖示)於第二介電層上，再以圖案化光源曝光微影遮罩。曝光後將部份的微影遮罩移除以露出其下方的介電層，再蝕刻移除露出的介電層，即圖案化第二介電層126以形成開口702，如第7圖所示。
第8圖係一實施例中，對第7圖之半導體結構進行碳沉積與金屬化製程後的半導體元件剖視圖。碳沉積製程與第 3圖所述之碳沉積製程類似，在此不贅述。
金屬化製程可為適當製程如鑲嵌製程，先沉積導電晶種層，再將導電材料如銅或類似物填入電沉積之開口中。在將導電材料填入溝槽後，可進行CMP製程以拋光表面。
第9圖係另一實施例中，具有奈米碳管內連線結構之半導體元件之剖視圖。第9圖與第1圖類似，差別在第9圖中奈米碳管的內連線結構114並未被碳層包圍，且金屬線路(如第一金屬線路112)被第三碳層128包圍。在一實施例中，金屬線路(如第一金屬線路112與第二金屬線路116)之組成為碳與金屬的合金。藉由適當的碳擴散製程如熱製程，可讓碳與金屬合金中的碳原子，處於碳擴散狀態。如此一來，可形成薄碳層(如第三碳層128與第四碳層130)以包圍金屬線路如第一金屬線路112與第二金屬線路116。
第10至16圖係一實施例中，形成第9圖中的內連線結構的製程剖視圖。第10至16圖與第2至8圖類似，除了第10至16圖省略了碳沉積製程，且金屬線路包括碳與金屬的合金，以形成碳界面層於金屬線路及奈米碳管結構之間。在特定實施例中，進行熱製程使碳與金屬之合金中的碳原子進入碳擴散狀態。如此一來，可形成薄碳層(如第三碳層128與第四碳層130)如第11與第16圖所示。
在一實施例中，可將第10圖中的半導體元件置入腔室，並將腔室溫度提高到400℃。如此一來，碳原子將向外擴散形成薄碳層(如第三碳層128)，如第11圖所示。在一實施例中，薄碳層(如第三碳層128)之厚度介於約2nm至約5nm之間。 同樣地，可在形成第11圖之第二金屬線路116後，將第11圖中的半導體元件置入腔室，並將腔室溫度提高到400℃。如此一來，碳原子將向外擴散形成薄碳層(如第四碳層130)，如第16圖所示。在一實施例中，薄碳層(如第四碳層130)之厚度介於約2nm至約5nm之間。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
此外，說明書中關於製程、機制、方法、組成、功能、及步驟的特定實施例並非用以侷限本發明範疇。本技術領域中具有通常知識者應理解現有或之後發展的製程、機制、方法、組成、功能、及步驟可用於實施本發明以達實質上相同的結果或功能。綜上所述，本發明範疇如製程、機制、方法、組成、功能、及步驟應視申請專利範圍所界定者為準。
102‧‧‧基板
104‧‧‧第一介電層
112‧‧‧第一金屬線路
114‧‧‧內連線結構
116‧‧‧第二金屬線路
122A‧‧‧第一碳層
122B‧‧‧第一垂直碳層
124A‧‧‧第二碳層
124B‧‧‧第二垂直碳層
126‧‧‧第二介電層
132‧‧‧蓋層

Claims (10)

  1. 一種半導體裝置，包括：一第一金屬線路形成於一基板上；一第一碳層形成於該第一金屬線路上；一奈米碳管內連線形成於該第一碳層上；一第二碳層形成於該奈米碳管內連線上；以及一第二金屬線路形成於該第二碳層上。
  2. 如申請專利範圍第1項所述之半導體裝置，更包括：一第一垂直碳層形成於該奈米碳管內連線之第一側壁與該基板上的一第一介電層之間，其中該第一垂直碳層之厚度介於約1nm至約10nm之間。
  3. 如申請專利範圍第1項所述之半導體裝置，更包括一第三碳層包圍該第一金屬線路，與一第四碳層包圍該第二金屬線路，其中該第三碳層之厚度介於約2nm至約5nm之間，且該第四碳層之厚度介於約2nm至約5nm之間。
  4. 一種半導體元件，包括：一第一介電層形成於一基板上；一第一金屬線路埋置於該第一介電層中；一第二介電層形成於該第一介電層上；一第二金屬線路埋置於該第二介電層中；一內連線結構形成於該第一金屬線路與該第二金屬線路之間；一第一碳層形成於該第一金屬線路與該內連線結構之間；以及 一第二碳層形成於該第二金屬線路與該內連線結構之間。
  5. 如申請專利範圍第4項所述之半導體元件，其中該內連線結構包括多個奈米碳管。
  6. 如申請專利範圍第4項所述之半導體元件，其中該內連線結構被一第一垂直碳層包圍，且該第一垂直碳層之厚度介於約1nm至約10nm之間。
  7. 如申請專利範圍第4項所述之半導體元件，其中該第一金屬線路被一第三碳層包圍，且該第三碳層之厚度介於約2nm至約5nm之間，其中該第二金屬線路被一第四碳層包圍，且該第四碳層之厚度介於約2nm至約5nm之間。
  8. 一種半導體裝置的形成方法，包括：形成一第一金屬線路於一基板上；沉積一第一碳層於該第一金屬線路上；沉積多個催化墊於該第一碳層上；成長多個奈米碳管於該些催化墊上；沉積一介電材料於該些奈米碳管之間，以形成一內連線層；沉積一第二碳層於該內連線層上；以及形成一第二金屬線路於該第二碳層上。
  9. 如申請專利範圍第8項所述之半導體裝置的形成方法，更包括：以第一碳與金屬之合金形成該第一金屬線路；以及對該第一金屬線路進行一第一熱製程，以形成一第三碳層包圍該第一金屬線路。
  10. 如申請專利範圍第8項所述之半導體裝置的形成方法，更包 括：以第二碳與金屬之合金形成該第二金屬線路；以及對該第二金屬線路進行一第二熱製程，以形成一第四碳層包圍該第二金屬線路。
TW102119542A 2012-06-14 2013-06-03 半導體元件與半導體裝置與其形成方法 TWI495059B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/523,644 US8624396B2 (en) 2012-06-14 2012-06-14 Apparatus and method for low contact resistance carbon nanotube interconnect

Publications (2)

Publication Number Publication Date
TW201351586A TW201351586A (zh) 2013-12-16
TWI495059B true TWI495059B (zh) 2015-08-01

Family

ID=49475759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119542A TWI495059B (zh) 2012-06-14 2013-06-03 半導體元件與半導體裝置與其形成方法

Country Status (5)

Country Link
US (1) US8624396B2 (zh)
KR (1) KR101430832B1 (zh)
CN (1) CN103515354B (zh)
DE (1) DE102012108666B3 (zh)
TW (1) TWI495059B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5624600B2 (ja) * 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
US10490411B2 (en) * 2017-05-19 2019-11-26 Applied Materials, Inc. Method for enabling self-aligned lithography on metal contacts and selective deposition using free-standing vertical carbon structures
KR20230036854A (ko) * 2021-09-08 2023-03-15 삼성전자주식회사 금속층과 탄소층을 포함하는 층 구조 및 그 제조방법과 층 구조를 포함하는 전자소자 및 이를 포함하는 전자장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
US7960277B2 (en) * 2007-03-30 2011-06-14 Fujitsu Semiconductor Limited Electronic device and method of manufacturing the same
US20110233779A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980023870A (ko) * 1996-09-30 1998-07-06 배순훈 Tvcr로 tv 방송 프로그램 녹화시 녹화일시 기록방법
KR100420663B1 (ko) * 2001-01-09 2004-03-02 주식회사 켐온 퀴놀린 유도체, 그의 제조방법 및 그를 포함하는 약학적조성물
KR100393189B1 (ko) * 2001-01-10 2003-07-31 삼성전자주식회사 탄소나노튜브를 이용한 ｍｒａｍ 및 그 제조 방법
KR100837393B1 (ko) 2002-01-22 2008-06-12 삼성에스디아이 주식회사 탄소와 친화도가 높은 금속을 전극으로 구비하는 전자소자
US20040182600A1 (en) 2003-03-20 2004-09-23 Fujitsu Limited Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof
DE102004049453A1 (de) 2004-10-11 2006-04-20 Infineon Technologies Ag Elektrischer Schaltkreis mit einer Nanostruktur und Verfahren zum Herstellen einer Kontaktierung einer Nanostruktur
US7312531B2 (en) * 2005-10-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
KR100718112B1 (ko) * 2005-11-02 2007-05-14 삼성에스디아이 주식회사 탄소나노튜브를 이용한 수직 배선구조 및 그 제조방법
US7713858B2 (en) * 2006-03-31 2010-05-11 Intel Corporation Carbon nanotube-solder composite structures for interconnects, process of making same, packages containing same, and systems containing same
KR100881621B1 (ko) * 2007-01-12 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성방법
US8158968B2 (en) * 2007-03-21 2012-04-17 Intel Corporation Methods of forming carbon nanotubes architectures and composites with high electrical and thermal conductivities and structures formed thereby
EP2269948B1 (en) * 2008-02-29 2017-08-02 Fujitsu Limited Sheet structure
CN102144309A (zh) * 2008-07-08 2011-08-03 桑迪士克3D有限责任公司 基于碳的电阻率-切换材料及其形成方法
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
US7960277B2 (en) * 2007-03-30 2011-06-14 Fujitsu Semiconductor Limited Electronic device and method of manufacturing the same
US20110233779A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE102012108666B3 (de) 2013-11-14
TW201351586A (zh) 2013-12-16
US20130334689A1 (en) 2013-12-19
CN103515354A (zh) 2014-01-15
KR20130140530A (ko) 2013-12-24
KR101430832B1 (ko) 2014-08-18
US8624396B2 (en) 2014-01-07
CN103515354B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
US9818644B2 (en) Interconnect structure and manufacturing method thereof
TWI449128B (zh) 積體電路結構及其製造方法
CN104733378B (zh) 半导体结构及其制造方法
US9484257B2 (en) Semiconductor devices and methods of manufacture thereof
TWI491004B (zh) 內連線結構與其形成方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
KR100827524B1 (ko) 반도체 소자의 제조 방법
US8487449B2 (en) Carbon nanotube interconnection and manufacturing method thereof
US9349595B2 (en) Methods of manufacturing semiconductor devices
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
US10923423B2 (en) Interconnect structure for semiconductor devices
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
TWI790541B (zh) 半導體裝置結構和其形成方法
TW200910457A (en) A method of fabricating a semiconductor device
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
US20230065583A1 (en) Semiconductor device having thermally conductive air gap structure and method for manufacturing the same
TWI750778B (zh) 積體電路結構及其形成方法
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법