TWI587367B - 用於金屬化之方法及層 - Google Patents

Description

用於金屬化之方法及層

本發明之一個或多個實施例係關於電子裝置(如積體電路)的製程；更特別的是，本發明之一個或多個實施例係關於用於電子裝置之覆蓋層以及金屬化之方法。

利用金屬和介電層鑲嵌和/或雙重鑲嵌結構的金屬化技術，已被廣泛使用在電子裝置的製程上。數個已建立的製程存在且被用來製造該裝置。雖然針對金屬化問題(如電子裝置中的電致遷移)存在有複數種補救方法，但上述補救方法可能無法適用於更進階的電子裝置中。當進一步的改進電子裝置技術時，現有製造技術的方法可能變成不適用於更進階的電子裝置。

本發明人已經做出一個或多個發現係有關於對電子裝置的金屬化。上述一個或多個發現具有提供一個或多個方法與材料以改善現今與先進電子裝置製程的潛力。

本發明的一個或多個態樣係有關於電子裝置的製程。本發明之一態樣係一種製造一電子裝置的方法。根據一實施例，該方法包含沉積包含至少一摻雜物之一覆蓋層到溝填金屬上和退火使該至少一摻雜物遷移到該溝填金屬的晶粒邊界和/或界面。根據另一實施例，該方法包含形成一溝填金屬；沉積一覆蓋層到該溝填金屬上，該覆蓋層包含至少一摻雜物；和退火使該至少一摻雜物遷移到該溝填金屬的晶粒邊界和/或界面。本發明之另一態樣係一電子裝置。

需要了解的是，該發明在其應用中並不被限制於後續描述中 所提出之架構細節與元件排列上。該發明可為其他實施例以及經由不同的方法來實施與完成。除此之外，需要瞭解的是，此處所使用的用語和名詞係為了描述之目的，而不該被視為限制。

20、25、30‧‧‧製程流程圖及其步驟

50、55、60‧‧‧製程流程圖及其步驟

101、102、103、104、104、150‧‧‧基板

110‧‧‧基底

115‧‧‧介電層

120‧‧‧溝槽

125‧‧‧襯層

130‧‧‧晶種層

135‧‧‧溝填金屬

135-1‧‧‧超載金屬

140‧‧‧覆蓋層

145‧‧‧富集界面

圖1係依本發明之一實施例的製程流程圖；圖2係依本發明之一實施例的製程流程圖；圖3-1係依本發明之一實施例用於製程中之基板的橫截面側視圖；圖3-2係依本發明之一實施例用於製程中之基板的橫截面側視圖；圖3-3係依本發明之一實施例用於製程中之基板的橫截面側視圖；圖3-4係依本發明之一實施例用於製程中之基板的橫截面側視圖；圖3-5係本發明之一實施例的橫截面側視圖；圖4係本發明之一實施例的橫截面側視圖；以及圖5係本發明之一實施例的橫截面側視圖；熟知該項技藝者可理解圖中的元件是以簡單和清楚來表示而毋須按照比例繪示。例如，圖中一些元件的尺寸相較於其他元件可能經放大以助於瞭解本發明之實施例。

針對下述所定義的用語，這些定義應被套用，除非在申請專利範圍中或在本說明書的其他地方有其他定義。不管是否有明確的標示，所有數值在此均經修飾而被定義為”約”。”約”此名詞通常代表一範圍的數字，習知熟悉該項技藝者會視其等同於指定值而可產生大致上相同的性質、功能、結果等等。經由一低數值和一高數值標示的一數值範圍被定義為包含數值範圍內的所有數字以及數字範圍內的子範圍也納入。例如，該範圍從10到15包含但不局限於10、10.1、10.47、11、11.75到12.2、12.5、13到13.8、14、14.025和15。

本發明之一個或多個實施例係關於用於金屬化層的方法和/或材料。更明確地來說，本發明係直接關於用於電子裝置之金屬化層的方法和/或材料以及關於電子裝置。

本發明之實施例將討論如下，其主要係關於處理半導體晶圓(例如被用來製造電子裝置的矽晶圓)的內容。該電子裝置包含銅和/或另一電導體。然而，必須瞭解的是，根據本發明之該實施例可被用於其他類型的半導體裝置、除了半導體晶圓外的晶圓、以及除了銅以外的電導體。用於本發明實施例中適合之金屬層的實施例包括，但不局限於，銅、鈷、鎳、鎢、鎳磷、鎳鉑矽化物、鈷鎢、鈷鎢磷化物、和其混和物。

在下列圖示的說明中，當表示圖示中常見之實質上相同的元件或製程時係使用相同的標號。

請參考圖1，其係依本發明一個或多個實施例的製程流程示意圖20。製程流程示意圖20顯示一種製造一積體電路的方法。圖1顯示包含有步驟25和步驟30的製程流程圖20。

步驟25包含了沉積一包含至少一摻雜物之覆蓋層在溝填(gapfill)金屬上。該覆蓋層可為一電導層，例如一金屬或金屬合金，或該覆蓋層可為一實質上之非電導層，例如一絕緣層。該摻雜物係存在於該覆蓋層中且通常為一次要組成的一元素或元素的組合物。換句話說，該摻雜物係以較該覆蓋層中至少一其他組成小的濃度存在。根據本發明之一實施例，該摻雜物有一個或多個性質，例如和該溝填金屬間之一低反應性、通過該溝填金屬之一高擴散率、和/或在如熱退火之製程後停留於該溝填金屬的晶粒邊界和/或界面之一傾向。該摻雜物係經選擇而擁有一些性質，以致在該溝填金屬之晶粒邊界存在的該摻雜物會減少溝填金屬離子/原子的電致遷移和/或在該溝填金屬之界面存在的該摻雜物提供了該溝填金屬的離子/原子超過界面擴散的一阻障。

步驟30包含退火使得該至少一摻雜物遷移到該溝填金屬的晶粒邊界和/或界面。根據本發明之一個或多個實施例，該退火包含加熱至少該覆蓋層和該溝填金屬以達到一有效溫度並維持一有效時間，使得該摻雜物遷移到該溝填金屬的晶粒邊界和/或界面。根據本發明之一個或多個實 施例，該退火可進一步包含該溝填金屬的結晶化和/或晶粒成長。

根據本發明之一個或多個實施例，該摻雜物在一其後之升溫過程中遷移到該溝填金屬的晶粒邊界和/或界面上。根據本發明之一個或多個實施例，該摻雜物在其後更高層次的金屬化層(例如用於該金屬化層的結晶化)之一退火過程中遷移到該溝填金屬的晶粒邊界和/或界面上。

根據本發明之一個或多個實施例，該覆蓋層和一個或多個摻雜物係藉由一選擇性沉積步驟而沉積。根據本發明之一個或多個實施例，該覆蓋層和一個或多個摻雜物係藉由無電沉積法而沉積。適用於本發明之一個或多個實施例的無電沉積步驟的描述可見於Kolics等共有之美國專利6,794,288和美國專利6,911,076。且，上述專利文獻的內容全體皆被引用於此。可選擇地，一非選擇性沉積步驟可被用來沉積該覆蓋層。

根據本發明之一個或多個實施例，該覆蓋層係被形成在該溝填金屬上來作為用於該溝填金屬之一覆蓋層。該覆蓋層可為一電導層，例如一金屬或金屬合金，或該覆蓋層可為一實質上非電導層，例如一絕緣層。更明確來說，該覆蓋層係被形成於該溝填金屬頂端經暴露之表面。可選擇地，該覆蓋層係可藉由一如無電沉積法之步驟來完成。

根據本發明之一個或多個實施例，至少一摻雜物包含錳。根據本發明之另一實施例，該覆蓋層包含了鈷或鎳及該至少一摻雜物包含錳。可選擇地，該覆蓋層係藉由一如無電沉積法之步驟來完成。

根據本發明之一個或多個實施例，該覆蓋層包含了鈷或鎳及該至少一摻雜物包含砷、鎵、鍺、銦、鐵、鉛、汞、錫、釩、鋅、或其混和物中之一個或多個。可選擇地，該覆蓋層係藉由一如無電沉積法之步驟來完成。

如本發明之一個或多個實施例之一選擇，該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。如本發明之一個或多個實施例之一選擇，該至少一摻雜物包含銻、鉍、鎘、鉻、金、銦、銥、鉬、鋨、鈀、鉑、錸、銠、釕、銀、鎝、鉈、錫、鋅、或其混和物。根據本發明之又一實施例，該至少一摻雜物包含硼、鉬、磷、鎢、或其混和物中之一個或多個。可選擇地，該覆蓋層係藉由一如無電沉積法之步驟來完成。

根據本發明之一個或多個實施例，該覆蓋層包含金、鈀、鉑、錸、釕、銀、鋅、或其混和物。如上述實施例之一選擇，該至少一摻雜物包含錳。如上述實施例之另一選擇，該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。如上述實施例之又一選擇，該至少一摻雜物包含銻、鉍、鎘、鉻、銦、銥、鉬、鋨、銠、鎝、鉈、錫、或其混和物。可選擇地，該覆蓋層係藉由一如無電沉積法之步驟來完成。

根據本發明之一個或多個實施例，該覆蓋層進一步包含鎢和/或硼。根據本發明之一較具體的實施例，該覆蓋層包含鈷、鎢和硼。根據本發明之另一實施例，該覆蓋層包含鈷、鎢和磷。可選擇地，該至少一摻雜物係可選擇自上述摻雜物之任一者或其混和物。

根據本發明之一個或多個實施例，該覆蓋層包含鈷、鎢和硼和包含錳的一摻雜物。根據本發明之一個或多個實施例，該覆蓋層包含鈷、鎢和磷和包含錳的一摻雜物。在本發明之又一實施例中，該覆蓋層包含鈷和鎢和包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物的一摻雜物。

本發明之實施例可包括用於該溝填金屬之多種型態之界面的使用。根據本發明之一個或多個實施例，該溝填金屬和一阻障層(例如鉭和/或氮化鉭阻障層)形成一界面。如本發明之一個或多個實施例之一選擇，該溝填金屬和一阻障層(例如氮化矽、矽碳氮化物、碳化矽、氧化鋁、氮化鋁、或其他實質上之介電阻障層)形成一界面。根據本發明之一實施例，該溝填金屬的該界面包含一有機層。根據本發明之一實施例，該溝填金屬的該界面包含一自組裝(self-assembled)單層。根據本發明之一實施例，該溝填金屬的該界面包含一有機自組裝單層。根據本發明之一實施例，該溝填金屬的該界面包含一有機層，例如，但不局限於，一非晶形碳層、有機矽烷化合物之有機層、三氮雜苯硫醇矽烷(triazinedithiolsilane)化合物之有機層、和金屬化卟啉(porphyrin)化合物之有機層。根據本發明之一個或多個實施例，該溝填金屬的該界面包含有機化合物的自組裝單層。可選擇地，本發明之實施例可包含括使用介於該溝填金屬和一黏著層之間的一界面。

本發明之另一實施例包含一積體電路和/或中間裝置結構，且其係經由製程流程圖20所示並進一步詳述如前文之方法所製成。

請參考圖2，其係根據本發明一個或多個實施例的製程流程圖50。製程流程圖50顯示一種製備一積體電路的方法。圖2顯示製程流程圖50包含步驟55、步驟60和步驟65。

步驟55包含形成一金屬溝填，例如用於一積體電路。根據本發明之一個或多個實施例，該溝填金屬係形成在一基板中，且該基板具有作為介窗和溝槽的鑲嵌或雙重鑲嵌結構形成於其介電層中。該金屬溝填填滿該介窗和/或溝槽而形成金屬線和內連線。根據本發明之一個或多個實施例，該溝填金屬係利用，例如，但不局限於，化學氣相沉積法、電化學電鍍法、和/或無電沉積法之步驟來完成。可選擇地，步驟55可包含過填滿(overfilling)該鑲嵌和/或雙重鑲嵌結構使得溝填金屬有超載的情形；溝填金屬之超載可經由步驟，例如，但不局限於，化學蝕刻、化學機械平坦化、電化學平坦化、和拋光來移除。根據本發明之一個或多個實施例，步驟55係提供金屬溝填以填滿介電層中的特徵，且該金屬溝填之頂面係實質上地被平坦化和露出。

可選擇地，步驟55於形成一金屬溝填前可進一步提供一阻障層和/或一襯層在鑲嵌和/或雙重鑲嵌結構上。適合作為該阻障層和/或該襯層材料的例子係為熟知該項技藝者所知。為了開始進行該溝填金屬之無電沉積或為了該溝填金屬的電化學電鍍，步驟50也可包含形成一晶種層。

根據本發明之一個或多個實施例，步驟55包含形成一實質上為純的晶種層以利用一實質上為純的晶種層之較高的電導率，而不是一包含有額外元素(例如摻雜物元素和合金元素)之晶種層的較低電導率。根據本發明之一個或多個實施例，步驟55包含形成一金屬溝填，且其實質上係一純金屬。根據本發明之另一實施例，步驟55係藉由形成一實質上為純的晶種層和經由該晶種層電化學電鍍該溝填金屬來完成。可選擇地，該晶種層可為銅和該溝填金屬可為銅，且不是其一便是兩者可藉由化學氣相沉積法、無電沉積法、和/或電化學電鍍而沉積。

步驟60包含沉積一覆蓋層在該溝填金屬露出的表面上。該覆蓋層包含至少一摻雜物。該覆蓋層覆蓋該溝填金屬之該露出的表面上。該覆蓋層執行用於溝填金屬化中覆蓋層的一個或多個功能。由於該至少一 摻雜物的存在使得該覆蓋層執行一個或多個附加的功能，且該至少一摻雜物也存在於該覆蓋層中。

根據本發明之一實施例，步驟60包含利用例如無電沉積法、一選擇性化學氣相沉積步驟、一毯覆式化學氣相沉積步驟、電化學電鍍法、和/或物理沉積步驟(例如濺鍍或汽化)之選擇性沉積步驟沉積該覆蓋層在該溝填金屬之露出的表面上。

根據本發明之一實施例，步驟55包含利用無電沉積法和/或電化學電鍍銅形成該金屬溝填，而步驟60包含利用無電沉積法沉積該覆蓋層在該金屬溝填上。根據本發明之一個或多個實施例，該金屬溝填包含銅。

步驟65包含退火從步驟60而得之該基板，導致存在在該覆蓋層中之該至少一摻雜物遷移到該金屬溝填的晶粒邊界和/或界面上。可選擇地，上述退火步驟可被當作為一專門用來使該至少一摻雜物遷移到該溝填金屬的晶粒邊界和/或界面上的步驟。另可選擇地，本發明之一個或多個實施例係實施該退火作為後續製程步驟的一部分，其包含將該基板暴露到升高溫度中一足夠長的時間，其亦為基於遷移該至少一摻雜物以外的另一目的而執行。換言之，該至少一摻雜物的遷移可藉由後續退火用途而完成，例如，但不局限於，用於一已存在或隨後之金屬化層之金屬填溝的再結晶。

根據圖2所繪示之本發明的一個或多個實施例，一覆蓋層被形成在一積體電路的鑲嵌或雙重鑲嵌金屬化的金屬溝填上。該覆蓋層也包含至少一摻雜物。該摻雜物因其具有一個或多個性質而被選擇，以使其可遷移至以及累積在該金屬溝填的晶粒邊界和/或界面上。該至少一摻雜物的遷移係藉由在足夠的升高溫度中維持一足夠長的時間之熱退火來完成。根據本發明之一實施例，該摻雜物包含錳。根據本發明之另一實施例，該摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。根據本發明之另一實施例，該摻雜物包含銻、鉍、鎘、鉻、金、銦、銥、鉬、鋨、鈀、鉑、錸、銠、釕、銀、鎝、鉈、錫、鋅、或其混和物。

根據本發明之一個或多個附加實施例包含一種製造一電子裝置(例如一積體電路)的方法。為了鑲嵌或雙重鑲嵌金屬化，該方法包含提 供一具有介窗和/或溝槽形成在介電層中之基板。該方法也可包含沉積一阻障層在介電層上而可覆蓋該基板的介電層，包含該介窗和溝槽的該表面。可選擇地，該阻障層可包含鉭和/或氮化鉭。該方法也可包含沉積一實質上為純的銅晶種層在阻障層上。該方法進一步包含生長填溝銅在銅晶種層上，而可實質上的填滿該介窗和/或溝槽。該方法也可包含該填溝銅的一平坦化以移除超載的銅和形成該金屬化線和/或接觸件。該方法進一步包含無電沉積一包含鈷和/或鎳的覆蓋層，及進一步包含錳在該填溝銅上。該方法也包含退火使得該錳遷移到該銅的晶粒邊界和/或界面上。可選擇地，該覆蓋層進一步包含硼、磷、和/或鎢。如又一選擇，該覆蓋層包含鈷、鎢、和硼。又另一選擇是，該覆蓋層包含鈷、鎢、和磷。

請參考圖3-1、圖3-2、圖3-3、圖3-4、和圖3-5，其顯示根據本發明之一個或多個實施例經一部分經處理之基板的的橫截面側視圖。更明確的來說，圖3-1、圖3-2、圖3-3、圖3-4、和圖3-5顯示根據本發明之一個或多個實施例該基板之連續處理的一個或多個結果。

圖3-1顯示了一基板101有一基底110和一介電層115在基底110上。可選擇地，基底110可包含一半導體晶圓、一半導體層、和/或一較低金屬化層。介電層115可為一介電材料，例如，但不局限於，二氧化矽、氧化矽、碳摻雜矽土之一低介電常數介電層、其他用在積體電路的介電層。介電層115有一介窗或溝槽120形成於其中，例如用於鑲嵌或雙重鑲嵌金屬化結構之一介窗或溝槽。

圖3-2顯示了一基板102，其是由沉積一實質上共形的阻障或襯層125在包含該介窗或溝槽120的介電層115上而成。阻障或襯層125包含常用在阻障或襯應用上的材料，例如，但不局限於，氮化鋁、氧化鋁、碳化矽、矽碳氮化物、氮化矽、鉭、氮化鉭、鉭/氮化鉭、鈦、和/或氮化鈦。根據本發明之一個或多個實施例，阻障或襯層125包含一有機層，例如，但不局限於，一非晶形碳層、有機矽烷化合物之有機層、三氮雜苯硫醇矽烷化合物之有機層、和金屬化卟啉化合物之有機層。根據本發明之一個或多個實施例，阻障或襯層125包含有機化合物的自組裝單層。如本發明之一個或多個實施例之一選擇，該積體電路可不包括一阻障或襯層125。

圖3-3顯示了一基板103，其是由沉積一實質上共形的晶種層130在阻障或襯層125上而成。該晶種層130的存在對於本發明之一或多個實施例係為可選擇的。當其被包含在內時，晶種層130可被用來藉由如電化學電鍍和如無電沉積之步驟生長一溝填金屬。晶種層130可包含多種金屬，例如銅、釕、鈷、和/或金屬合金。

圖3-4顯示一基板104，其是由生長一填滿該介窗或溝槽120的溝填金屬135而成，以及可選擇地形成一超載金屬135-1。超載金屬135-1包含該溝填金屬之沉積在該介窗、該溝槽、和該其他被填滿之特徵外的部分。多種金屬可被用在溝填金屬135上。根據本發明之一實施例中，溝填金屬135包含銅。可選擇地，溝填金屬135可包含金屬和/或金屬合金，例如，但不局限於，鈷、鈷合金、銅、銅合金、其他金屬、其他適用於積體電路金屬化的金屬合金。

圖3-5顯示一基板105，其是在移除該超載金屬後，平坦化該溝填金屬以及完成溝槽和介窗接觸件的形成以根據本發明之一個或多個實施例形成一電子裝置之一部分所致。該溝填金屬的平坦化可藉由如化學步驟、電化學步驟、物理步驟、和/或化學機械平坦化步驟之製程來完成。

基板105進一步包括一覆蓋層140形成在該經平坦化之溝填金屬135上。覆蓋層140可為例如一金屬或金屬合金之一電導層，或覆蓋層140可為一實質上非電導層，例如一絕緣層。覆蓋層140包含至少一摻雜物。該至少一摻雜物係一元素或存在在該覆蓋層之元素的組成，且其通常為次要成分。換言之，該摻雜物係以一比該覆蓋層中的至少一其他成分較小的濃度存在。

根據本發明之一個或多個實施例，該摻雜物有一個或多個性質，例如和該溝填金屬間之一低反應性、通過該溝填金屬之一高擴散率、和/或在如熱退火之製程後，停留於該溝填金屬的晶粒邊界和/或界面之一傾向。該摻雜物係經選擇而擁有一些性質，以致在該溝填金屬之晶粒邊界存在的該摻雜物會減少溝填金屬離子/原子的電致遷移和/或在該溝填金屬之界面存在的該摻雜物提供了該溝填金屬的離子/原子超過界面擴散的一阻障。

根據本發明之一個或多個實施例，該積體電路有該至少一個或多個摻雜物從覆蓋層140中累積在該溝填金屬的晶粒邊界和/或界面。根據本發明之一個或多個實施例，一升溫退火步驟包含加熱至少覆蓋層140和溝填金屬135達到一有效溫度並維持一有效時間，使得原本位於覆蓋層140中該一個或多個摻雜物的至少一部份，遷移到溝填金屬135的晶粒邊界和/或界面。

根據本發明之一個或多個實施例，該至少一摻雜物包含錳。根據本發明之另一實施例，該覆蓋層包含鈷或鎳和至少一摻雜物包含錳。可選擇地，覆蓋層140係藉由如無電沉積法之步驟而形成。

根據本發明之一個或多個實施例，覆蓋層140包含鈷或鎳和至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。可選擇地，覆蓋層140係藉由如無電沉積法之步驟而形成。

如本發明之一個或多個實施例之一選擇，該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物中之一個或多個。如本發明之一個或多個另一實施例之一選擇，該至少一摻雜物包含銻、鉍、鎘、鉻、金、銦、銥、鉬、鋨、鈀、鉑、錸、銠、釕、銀、鎝、鉈、錫、鋅、或其混和物。根據本發明之又一實施例，該至少一摻雜物包含硼、鉬、磷、鎢、或其混和物中之一個或多個。可選擇地，覆蓋層140係藉由如無電沉積法之步驟而形成。

根據本發明之一個或多個實施例，該覆蓋層包含金、鈀、鉑、錸、釕、銀、鋅、或其混和物。如上述實施例的一選擇，該至少一摻雜物包含錳。如上述實施例的另一選擇，該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。如上述實施例的又一選擇，該至少一摻雜物包含銻、鉍、鎘、鉻、銦、銥、鉬、鋨、銠、鎝、鉈、錫、或其混和物。可選擇地，覆蓋層140係藉由如無電沉積法之步驟而形成。

就本發明之一個或多個實施例而言，覆蓋層140進一步包含鎢和/或硼。根據本發明之一較具體的實施例，覆蓋層140包含鈷、鎢和硼。根據本發明之另一實施例，覆蓋層140包含鈷、鎢和磷。可選擇地，該至少一摻雜物可選擇自上述摻雜物或其混和物中的任一者。

就本發明之一個或多個實施例而言，覆蓋層140包含鈷、鎢和硼，和一摻雜物包含錳。根據本發明之一個或多個另一實施例，覆蓋層140包含鈷、鎢和磷，和一摻雜物包含錳。在本發明之又一實施例中，覆蓋層140包含鈷和鎢，和一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。

本發明之複數個實施例可包含用於一溝填金屬之多種類型之界面的使用。根據本發明之一個或多個實施例，一溝填金屬與一阻障層形成一界面，其中該阻障層包含鉭和/或氮化鉭或鈦和/或氮化鈦。如本發明之一個或多個實施例之一選擇，該溝填金屬與阻障層形成一界面，其中該阻障層包含如，但不局限於，氮化矽、矽碳氮化物、碳化矽、氧化鋁、氮化鋁、或其他實質上為介電阻障層之材料。根據本發明之一個或多個實施例，該阻障層包含一有機層，例如，但不局限於，一非晶形碳層、有機矽烷化合物之有機層、三氮雜苯硫醇矽烷化合物之有機層、和金屬化卟啉化合物之有機層。根據本發明之一個或多個實施例，該阻障層係藉由有機化合物之複數個自組裝單層而形成。可選擇地，本發明之複數個實施例可包含利用該溝填金屬和一黏著層間之一界面。

請參考圖4，其顯示一基板150的橫截面側視圖，且其係根據本發明之一或多個實施例所繪示之一電子裝置的一部份。基本上，基板150係和圖3-5中之基板105相同，除了基板150被製造時不使用一晶種層。更明確而言，基板105包含一晶種層130但基板150不包含晶種層。基板150包含實質上和圖3-1、圖3-2、圖3-3、圖3-4、和圖3-5描述相同的基底110、一介電層115、溝槽或介窗120、襯層125、溝填135、和覆蓋層140。

請參考圖5，其亦顯示了如上圖4所述之基板150的橫截面側視圖。基於概念說明之目的，圖5也顯示了一富集界面145以代表該摻雜物在溝填金屬135和襯層125間之該界面的累積，如上所述但並未在圖3-5和圖4中顯示。

本發明之相關具體實施例以描述於前述說明書中，惟熟習此技術者可理解該實施例並非用以限制本發明之專利範圍，凡未脫離本發明 技藝精神所為之等效實施或變更，均應包含於本發明之專利範圍中。據此，上述說明書應被視為說明性的而非限制性的，並且上述所有修改均應包括在本發明的範圍之內。

具體實施例的益處、其他優點、和問題的解決方案已經描述如前文。然而，該些益處、優點、問題的解決方法和任何可能導致任何益處、優點、或發生或變成更顯著的解決方法，不應被解釋成任一或所有申請專利範圍中關鍵性的、必需的、或必要的特徵或元素。

在此使用的詞”包含”、”包括”、”有”、”至少一”、或其他任何變形，只在涵蓋一非排他的包含。例如一步驟、方法、文章、或設備包含了一係列的元素並不一定只局限於該元素，而可包含其他沒列出來的元素或固有的該步驟、方法、文章、或設備。更進一步的，除非明確指出是相反，”或”代表一相容的或而非一排除的或。例如，一情況A或B藉由下述任一情況被滿足：A是真的(或存在)和B是錯的(或不存在)，A是錯的(或不存在)和B是真的(或存在)，及A和B皆是真的(或存在)。

20、25、30‧‧‧製程流程圖及其步驟

Claims (36)

1. 一種製造一積體電路的方法，該方法包含：沉積包含至少一摻雜物之一覆蓋層在溝填金屬上；和退火使該至少一摻雜物遷移到該溝填金屬的晶粒邊界和/或界面，該界面包含：鉭和/或氮化鉭，鈦和/或氮化鈦，一有機層，一自組裝單層，一有機自組裝單層，或一非晶形碳層。
2. 根據申請專利範圍第1項之方法，其中該至少一摻雜物包含錳。
3. 根據申請專利範圍第1項之方法，其中該覆蓋層包含了鈷或鎳及該至少一摻雜物包含錳。
4. 根據申請專利範圍第1項之方法，其中該覆蓋層包含了鈷或鎳及該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。
5. 根據申請專利範圍第1項之方法，其中該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。
6. 根據申請專利範圍第1項之方法，其中該至少一摻雜物包含銻、鉍、鎘、鉻、金、銦、銥、鉬、鋨、鈀、鉑、錸、銠、釕、銀、鎝、鉈、錫、鋅、或其混和物。
7. 根據申請專利範圍第1項之方法，其中該至少一摻雜物包含硼、鉬、磷、鎢、或其混和物。
8. 根據申請專利範圍第1項之方法，其中該覆蓋層包含金、鈀、鉑、錸、釕、銀、鋅、或其混和物，且該至少一摻雜物包含錳。
9. 根據申請專利範圍第1項之方法，其中該覆蓋層包含金、鈀、鉑、錸、釕、銀、鋅、或其混和物，且該至少一摻雜物包含砷、鎵、鍺、鐵、鉛、汞、釩、或其混和物。
10. 根據申請專利範圍第1項之方法，其中該覆蓋層包含金、鈀、鉑、錸、釕、銀、鋅、或其混和物，且該至少一摻雜物包含銻、鉍、鎘、鉻、銦、銥、鉬、鋨、銠、鎝、鉈、錫、或其混和物。
11. 根據申請專利範圍第1項之方法，其中該界面包含：鉭和/或氮化鉭；或鈦和/或氮化鈦。
12. 根據申請專利範圍第1項之方法，其中該覆蓋層進一步包含鎢和/或硼。
13. 根據申請專利範圍第1項之方法，其中該覆蓋層包含鈷、鎢和硼。
14. 根據申請專利範圍第1項之方法，其中該覆蓋層包含鈷、鎢和磷。
15. 一種根據申請專利範圍第1項之方法製造而成的積體電路。
16. 一種製造一積體電路的方法，包含：形成一金屬溝填；沉積一覆蓋層在該金屬溝填上，該覆蓋層具有至少一摻雜物；退火使該至少一摻雜物遷移到該金屬溝填的晶粒邊界和/或界面，該界面包含：鉭和/或氮化鉭， 鈦和/或氮化鈦，一有機層，一自組裝單層，一有機自組裝單層，或一非晶形碳層。
17. 根據申請專利範圍第16項之方法，其中沉積一覆蓋層到該金屬溝填上之步驟係經由無電沉積法來完成。
18. 根據申請專利範圍第16項之方法，其中形成一金屬溝填之步驟係經由無電沉積法和/或電化學電鍍法來完成。
19. 根據申請專利範圍第16項之方法，其中沉積一覆蓋層之步驟係經由化學氣相沉積法來完成。
20. 根據申請專利範圍第16項之方法，其中形成一金屬溝填之步驟係經由銅之無電沉積法和/或電化學電鍍法來完成。
21. 根據申請專利範圍第16項之方法，其中沉積一覆蓋層之步驟係經由選擇性沉積法來完成。
22. 根據申請專利範圍第16項之方法，其中形成一金屬溝填之步驟係經由形成一實質上為純的金屬溝填來完成。
23. 根據申請專利範圍第16項之方法，其中形成一金屬溝填之步驟係經由形成一實質上為純的晶種層和電化學電鍍該金屬溝填到該晶種層上來完成。
24. 一種製造一積體電路的方法，該方法包含：提供一用於鑲嵌或雙重鑲嵌金屬化且在一介電層中具有介窗和/或溝 槽的基板；沉積一阻障層在該介電層上；沉積一實質上為純的銅晶種層；在該銅晶種層上生長溝填銅以實質上填滿該介窗和/或溝槽；無電沉積一包含鈷和/或鎳，且進一步包含錳的覆蓋層到該溝填銅上；以及退火使該錳遷移到該銅的晶粒邊界和/或界面上。
25. 根據申請專利範圍第24項之方法，其中該阻障層包含鉭和/或氮化鉭。
26. 根據申請專利範圍第24項之方法，其中該覆蓋層進一步包含硼、磷、和/或鎢。
27. 根據申請專利範圍第24項之方法，其中該覆蓋層包含鈷、鎢、和硼。
28. 根據申請專利範圍第24項之方法，其中該覆蓋層包含鈷、鎢、和磷。
29. 一種根據申請專利範圍第24項之方法製造而成的積體電路。
30. 根據申請專利範圍第1項之方法，其中該溝填金屬的該界面包含一有機層。
31. 根據申請專利範圍第1項之方法，其中該溝填金屬的該界面包含一自組裝單層。
32. 根據申請專利範圍第1項之方法，其中該溝填金屬的該界面包含一有機自組裝單層。
33. 根據申請專利範圍第24項之方法，其中該阻障層係一有機層。
34. 根據申請專利範圍第24項之方法，其中該阻障層包含一自組裝單層。
35. 根據申請專利範圍第24項之方法，其中該阻障層係一有機自組裝單層。
36. 根據申請專利範圍第1項之方法，其中該溝填金屬的該界面包含一非晶形碳層。