CN109817531B - 一种阵列基板及其制作方法 - Google Patents

一种阵列基板及其制作方法 Download PDF

Info

Publication number
CN109817531B
CN109817531B CN201910108116.XA CN201910108116A CN109817531B CN 109817531 B CN109817531 B CN 109817531B CN 201910108116 A CN201910108116 A CN 201910108116A CN 109817531 B CN109817531 B CN 109817531B
Authority
CN
China
Prior art keywords
etching
layer
insulating layer
hole
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910108116.XA
Other languages
English (en)
Other versions
CN109817531A (zh
Inventor
程磊磊
方金钢
丁录科
刘军
李伟
周斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910108116.XA priority Critical patent/CN109817531B/zh
Publication of CN109817531A publication Critical patent/CN109817531A/zh
Priority to US16/964,278 priority patent/US11537016B2/en
Priority to PCT/CN2019/125208 priority patent/WO2020155887A1/zh
Application granted granted Critical
Publication of CN109817531B publication Critical patent/CN109817531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种阵列基板及其制作方法，涉及显示技术领域。本发明通过在衬底上依次形成第一金属层和绝缘层，在绝缘层上形成刻蚀阻挡层，对刻蚀阻挡层和绝缘层进行多次刻蚀，形成贯穿绝缘层的连接孔，连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角，形成第二金属层，第二金属层通过连接孔与第一金属层连接。通过对刻蚀阻挡层和绝缘层分多次进行刻蚀，使得形成的连接孔包括多个依次连通的过孔，且由于每次刻蚀掉的绝缘层厚度较小，保证形成的连接孔中的每个过孔的坡度角均小于预设坡度角，在后续制作第二金属层时，避免因连接孔坡度角较大导致第二金属层的覆盖不佳或断线，改善第一金属层与第二金属层的搭接不良。

Description

一种阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法。
背景技术
随着显示技术的不断发展，高精度显示技术(如8K显示技术)成为一个重要的开发方向，在高精度显示技术中，阵列基板的布线方式更为密集，而密集的布线方式需要金属导线之间的绝缘层具有较好的连接孔进行搭接。
如图1所示，在制作阵列基板时，首先在衬底11上依次形成第一金属层12和绝缘层13，在绝缘层13上涂覆光刻胶14，然后，对光刻胶14进行曝光、显影形成光刻胶孔，基于光刻胶孔对绝缘层13进行干法刻蚀，形成贯穿绝缘层的连接孔131。
但是，在实际制作过程中，由于绝缘层13的厚度较厚，干法刻蚀所形成的连接孔131的坡度角θ较大，通常情况下坡度角θ会大于70°，甚至达到80°左右，坡度角θ较大易产生较大的膜层段差，使得后续在制作通过连接孔131与第一金属层12连接的第二金属层时，易产生覆盖不佳或断线，导致第一金属层12与第二金属层的搭接不良。
发明内容
本发明提供一种阵列基板及其制作方法，以解决现有的阵列基板制作过程中，由于连接孔的坡度角较大导致第一金属层与第二金属层的搭接不良的问题。
为了解决上述问题，本发明公开了一种阵列基板的制作方法，包括：
在衬底上依次形成第一金属层和绝缘层，所述绝缘层覆盖所述第一金属层；
在所述绝缘层上形成刻蚀阻挡层；
对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔，所述连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角；
形成第二金属层，所述第二金属层通过所述连接孔与所述第一金属层连接。
优选地，所述预设坡度角大于70°，且所述过孔的坡度角为50°至70°。
优选地，所述对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔的步骤，包括：
在所述刻蚀阻挡层上涂覆光刻胶；
通过构图工艺形成光刻胶孔；
采用第一刻蚀工艺对所述光刻胶孔内的刻蚀阻挡层进行刻蚀，形成第一刻蚀孔；
采用第二刻蚀工艺对所述第一刻蚀孔内的绝缘层进行刻蚀，形成未贯穿所述绝缘层的第一过渡孔；
采用第三刻蚀工艺对所述刻蚀阻挡层进行刻蚀，形成第二刻蚀孔；
采用第四刻蚀工艺对所述第二刻蚀孔和所述第一过渡孔内的绝缘层进行刻蚀，形成贯穿所述绝缘层的连接孔；
其中，所述连接孔包括第一过孔以及与所述第一过孔连通的第二过孔，所述第二过孔的坡度角大于所述第一过孔的坡度角。
优选地，所述形成第二金属层的步骤，包括：
去除所述刻蚀阻挡层上剩余的光刻胶；
去除所述绝缘层上剩余的刻蚀阻挡层；
在去除所述刻蚀阻挡层的绝缘层上形成第二金属层。
优选地，所述刻蚀阻挡层的材料为铬；所述第一刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺，所述第三刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺；其中，干法刻蚀工艺所采用的刻蚀气体为O2，湿法刻蚀工艺所采用的刻蚀溶液包括硝酸铈铵、冰乙酸和水。
优选地，所述第二刻蚀工艺和所述第四刻蚀工艺均为干法刻蚀工艺，所采用的刻蚀气体为SF6和O2的混合气体，或者，CF4和O2的混合气体。
优选地，所述对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔的步骤，包括：
采用第一掩膜板对所述刻蚀阻挡层进行氧化处理，得到第一氧化层；
采用第五刻蚀工艺对所述第一氧化层进行刻蚀，形成第二过渡孔；
采用第二掩膜板对所述刻蚀阻挡层进行氧化处理，形成第二氧化层；所述第二掩膜板的开孔的孔径大于所述第一掩膜板的开孔的孔径；
采用第六刻蚀工艺对所述第二氧化层和所述绝缘层进行刻蚀，形成贯穿所述绝缘层的连接孔；
其中，所述连接孔包括第一过孔以及与所述第一过孔连通的第二过孔，所述第二过孔的坡度角大于所述第一过孔的坡度角。
优选地，所述形成第二金属层的步骤，包括：
对剩余的刻蚀阻挡层进行氧化处理，形成第三氧化层；
在所述第三氧化层上形成第二金属层。
优选地，所述刻蚀阻挡层的材料为有机硅氧烷；采用紫外线或臭氧对所述刻蚀阻挡层进行氧化处理；所述第五刻蚀工艺和所述第六刻蚀工艺均为干法刻蚀工艺，所采用的刻蚀气体为CF4。
为了解决上述问题，本发明还公开了一种阵列基板，包括：
衬底；
形成在所述衬底上的第一金属层；
覆盖所述第一金属层的绝缘层；
第二金属层，所述第二金属层通过贯穿所述绝缘层的连接孔与所述第一金属层连接，所述连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角。
与现有技术相比，本发明包括以下优点：
通过在衬底上依次形成第一金属层和绝缘层，在绝缘层上形成刻蚀阻挡层，对刻蚀阻挡层和绝缘层进行多次刻蚀，形成贯穿绝缘层的连接孔，连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角，形成第二金属层，第二金属层通过连接孔与第一金属层连接。通过对刻蚀阻挡层和绝缘层分多次进行刻蚀，使得形成的连接孔包括多个依次连通的过孔，且由于每次只需刻蚀掉部分绝缘层，每次刻蚀掉的绝缘层厚度较小，可以保证形成的连接孔中的每个过孔的坡度角均小于预设坡度角，从而减小连接孔的坡度角，在后续制作第二金属层时，避免因连接孔坡度角较大导致第二金属层的覆盖不佳或断线，改善第一金属层与第二金属层的搭接不良。
附图说明
图1示出了现有的一种阵列基板的结构示意图；
图2示出了本发明实施例的一种阵列基板的制作方法的流程图；
图3示出了本发明实施例在绝缘层上形成刻蚀阻挡层后得到的结构示意图；
图4示出了本发明第一种实施例的阵列基板的制作方法的具体流程图；
图5示出了本发明第一种实施例在刻蚀阻挡层上形成光刻胶孔后得到的结构示意图；
图6示出了本发明第一种实施例对光刻胶孔内的刻蚀阻挡层进行刻蚀，形成第一刻蚀孔的结构示意图；
图7示出了本发明第一种实施例对第一刻蚀孔内的绝缘层进行刻蚀后，形成第一过渡孔的结构示意图；
图8示出了本发明第一种实施例对刻蚀阻挡层进行刻蚀，形成第二刻蚀孔的结构示意图；
图9示出了本发明第一种实施例对第二刻蚀孔和第一过渡孔内的绝缘层进行刻蚀，形成连接孔的结构示意图；
图10示出了本发明第一种实施例去除绝缘层上的刻蚀阻挡层和光刻胶后得到的结构示意图；
图11示出了本发明第一种实施例在去除刻蚀阻挡层的绝缘层上形成第二金属层后得到的结构示意图；
图12示出了本发明第二种实施例的阵列基板的制作方法的具体流程图；
图13示出了本发明第二种实施例采用第一掩膜板对刻蚀阻挡层进行氧化处理，得到第一氧化层的结构示意图；
图14示出了本发明第二种实施例对第一氧化层进行刻蚀，形成第二过渡孔的结构示意图；
图15示出了本发明第二种实施例采用第二掩膜板对刻蚀阻挡层进行氧化处理，形成第二氧化层的结构示意图；
图16示出了本发明第二种实施例对第二氧化层和绝缘层进行刻蚀，形成连接孔的结构示意图；
图17示出了本发明第二种实施例对剩余的刻蚀阻挡层进行氧化处理，形成第三氧化层的结构示意图；
图18示出了本发明第二种实施例在第三氧化层上形成第二金属层后得到的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2，示出了本发明实施例的一种阵列基板的制作方法的流程图，具体可以包括如下步骤：
步骤201，在衬底上依次形成第一金属层和绝缘层，所述绝缘层覆盖所述第一金属层。
如图3所示，首先提供一衬底31，该衬底31可以为PI(Polyimide，聚酰亚胺)基板或玻璃基板，在衬底31上通过构图工艺形成第一金属层32，构图工艺包括金属薄膜沉积、涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工序，第一金属层32的材料可以是单一金属材料，如Al、Cu、Mo等，第一金属层32的材料也可是多种金属组成叠层材料，如第一金属层32包括两层金属材料，两层金属材料分别为Al和Cu，第一金属层32的材料还可以是金属合金材料，如MoNb等。
然后，采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)或其它沉积方法沉积绝缘层33，使得绝缘层33覆盖第一金属层32，绝缘层33的材料为氧化硅、氮化硅或氮氧化硅。
步骤202，在所述绝缘层上形成刻蚀阻挡层。
如图3所示，在绝缘层33上形成刻蚀阻挡层34，刻蚀阻挡层34的材料为铬或有机硅氧烷。当刻蚀阻挡层34的材料为铬时，可采用溅射工艺在绝缘层33上形成刻蚀阻挡层34；当刻蚀阻挡层34的材料为有机硅氧烷时，可采用涂布工艺或旋涂工艺在绝缘层33上形成刻蚀阻挡层34，为了增加绝缘层33与刻蚀阻挡层34的粘附性，可先对绝缘层33进行O2等离子体处理或表面羟基化处理，然后再在绝缘层33上形成刻蚀阻挡层34，其中，有机硅氧烷可以为聚二甲基硅氧烷，或聚甲基硅氧烷的改性聚合物。
步骤203，对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔，所述连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角。
在本发明实施例中，根据连接孔的尺寸需求，对刻蚀阻挡层34和绝缘层33进行多次刻蚀，使得形成的贯穿绝缘层33的连接孔包括多个依次连通的过孔，且由于每次只需刻蚀掉部分绝缘层33，每次刻蚀掉的绝缘层厚度较小，因此，可以保证形成的连接孔中的每个过孔的坡度角均小于预设坡度角，从而减小连接孔的坡度角。
其中，预设坡度角大于70°，且过孔的坡度角为50°至70°，预设坡度角指的是现有技术中形成的连接孔131的坡度角。
参照图4，示出了本发明第一种实施例的阵列基板的制作方法的具体流程图。
在本发明的第一种实施例中，刻蚀阻挡层34的材料为铬，步骤203具体可以包括：
子步骤2030，在所述刻蚀阻挡层上涂覆光刻胶；
子步骤2031，通过构图工艺形成光刻胶孔；
子步骤2032，采用第一刻蚀工艺对所述光刻胶孔内的刻蚀阻挡层进行刻蚀，形成第一刻蚀孔；
子步骤2033，采用第二刻蚀工艺对所述第一刻蚀孔内的绝缘层进行刻蚀，形成未贯穿所述绝缘层的第一过渡孔；
子步骤2034，采用第三刻蚀工艺对所述刻蚀阻挡层进行刻蚀，形成第二刻蚀孔；
子步骤2035，采用第四刻蚀工艺对所述第二刻蚀孔和所述第一过渡孔内的绝缘层进行刻蚀，形成贯穿所述绝缘层的连接孔。
其中，所述连接孔包括第一过孔以及与所述第一过孔连通的第二过孔，所述第二过孔的坡度角大于所述第一过孔的坡度角。
图5至图11为本发明第一种实施例制作阵列基板的示意图。
如图5所示，在刻蚀阻挡层24上涂覆光刻胶35，通过构图工艺形成光刻胶孔351，该构图工艺可以包括曝光、显影，其中，光刻胶35可以为正性光刻胶或负性光刻胶，当光刻胶35为正性光刻胶时，光刻胶孔351对应的区域即为受曝光区域，受曝光区域的光刻胶35经显影后被去除，未受曝光区域的光刻胶35经显影后保留，当光刻胶35为负性光刻胶时，光刻胶孔351对应的区域即为非受曝光区域，受曝光区域的光刻胶35经显影后保留，未受曝光区域的光刻胶35经显影后被去除。
如图6所示，采用第一刻蚀工艺对光刻胶孔351内的刻蚀阻挡层34进行刻蚀，形成第一刻蚀孔341，第一刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺，其中，干法刻蚀工艺所采用的刻蚀气体为O2，湿法刻蚀工艺所采用的刻蚀溶液包括硝酸铈铵、冰乙酸和水。
当采用湿法刻蚀工艺对光刻胶孔351内的刻蚀阻挡层34进行刻蚀时，对应的刻蚀温度为40℃，湿法刻蚀工艺的主要原理是：Ce(IV)+Cr→Ce(III)+Cr(III)，其中，Ce(IV)在酸性条件下具有强氧化性，可将铬氧化为离子状态，从而使得刻蚀阻挡层34被刻蚀掉，在本发明第一种实施例中，刻蚀阻挡层34的厚度为10-50nm，采用湿法刻蚀工艺对刻蚀阻挡层34进行完全刻蚀的时长为60s-300s。
当采用干法刻蚀工艺对光刻胶孔351内的刻蚀阻挡层34进行刻蚀时，干法刻蚀工艺所采用的刻蚀气体为O2，此外，为了使得干法刻蚀设备进行刻蚀时的真空压力能够达到2-3Pa，干法刻蚀工艺所采用的刻蚀气体还可以为Ar和O2的混合气体，O2作为刻蚀气体，Ar用于调节刻蚀所需的真空压力，在本发明第一种实施例中，刻蚀阻挡层34的厚度为10-50nm，采用干法刻蚀工艺对刻蚀阻挡层34进行完全刻蚀的时长为60s-300s。
如图7所示，采用第二刻蚀工艺对第一刻蚀孔341内的绝缘层33进行刻蚀，形成未贯穿绝缘层33的第一过渡孔331，第二刻蚀工艺为干法刻蚀工艺，所采用的刻蚀气体为SF6和O2的混合气体，或者，CF4和O2的混合气体。
第二刻蚀工艺所采用的刻蚀气体对绝缘层33和刻蚀阻挡层34的刻蚀选择比大于10:1，使得在采用第二刻蚀工艺对绝缘层33进行刻蚀时，对刻蚀阻挡层34的刻蚀量很小，从而减小对刻蚀阻挡层34的影响，刻蚀选择比指的是刻蚀气体对绝缘层33和刻蚀阻挡层34的刻蚀速率的比值；此外，由于第二刻蚀工艺所采用的刻蚀气体中的O2会对光刻胶35具有一定的灰化作用，将靠近第一过渡孔331的光刻胶35进行腐蚀，进而去除掉刻蚀阻挡层34上靠近第一过渡孔331的光刻胶35。
如图8所示，由于刻蚀阻挡层34上靠近第一过渡孔331的光刻胶35被去除掉，因此，可直接采用第三刻蚀工艺对露出的刻蚀阻挡层34进行刻蚀，形成第二刻蚀孔342，第三刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺，其中，干法刻蚀工艺所采用的刻蚀气体为O2，湿法刻蚀工艺所采用的刻蚀溶液包括硝酸铈铵、冰乙酸和水。
需要说明的是，第三刻蚀工艺所采用的刻蚀气体中的O2也会对光刻胶35具有一定的灰化作用，因此，图8中的光刻胶35的图形与图7中光刻胶35的图形有所不同。
如图9所示，采用第四刻蚀工艺对第二刻蚀孔342和第一过渡孔331内的绝缘层33进行刻蚀，形成贯穿绝缘层33的连接孔40，第四刻蚀工艺为干法刻蚀工艺，所采用的刻蚀气体为SF6和O2的混合气体，或者，CF4和O2的混合气体。
其中，连接孔40包括第一过孔41以及与第一过孔41连通的第二过孔42，第二过孔42的坡度角β2大于第一过孔41的坡度角β1，第一过孔41的坡度角β1可以为50°至60°，第二过孔42的坡度角β2可以为60°至70°，第一过孔41指的是连接孔40中远离衬底31的部位，第二过孔42指的是连接孔40中靠近衬底30的部位。
可以理解的是，还可以将图7至图9所涉及的刻蚀步骤分多次进行，每次刻蚀后的刻蚀阻挡层34的图形尺寸都与上一次刻蚀后的刻蚀阻挡层34的图形尺寸不同，使得形成的连接孔40包括多个依次连通的过孔，连接孔40更加平缓。
由上述分析可得知，通过刻蚀阻挡层34可以实现对绝缘层33进行多次刻蚀，从而形成贯穿绝缘层33的连接孔40，连接孔40包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角，减小连接孔40的坡度角，提高后续第二金属层与第一金属层32的搭接效果。
需要说明的是，当第一刻蚀工艺、第二刻蚀工艺、第三刻蚀工艺和第四刻蚀工艺均为干法刻蚀工艺时，干法刻蚀刻蚀阻挡层34所采用的刻蚀气体为O2，干法刻蚀绝缘层33所采用的刻蚀气体为SF6和O2的混合气体，或者CF4和O2的混合气体，因此，在对刻蚀阻挡层34和绝缘层33进行连续干法刻蚀时，只需将干法刻蚀设备的SF6或CF4气路进行关闭或开启，＝可在同一干法刻蚀设备内进行连续刻蚀，从而节省工艺时间。
现有技术中绝缘层的干法刻蚀时间较长，如图1所示，导致绝缘层上方覆盖的光刻胶被等离子体轰击变性或损失较多，变性后的光刻胶较难被剥离，会影响后续膜层的沉积，当光刻胶损失较多时，等离子体会轰击被光刻胶保护的绝缘层表面，使得原本被光刻胶保护的绝缘层与后续膜层的沉积界面发生变化，导致Mura(亮度不均)的产生；而本发明第一种实施例中光刻胶35是覆盖在刻蚀阻挡层34上的，刻蚀阻挡层34的材料为金属铬，光刻胶35接触的界面变为金属界面，变性后的光刻胶也比较容易被剥离，且在绝缘层33上增加刻蚀阻挡层34，即使光刻胶损失较多时，等离子体也只会轰击刻蚀阻挡层34，对绝缘层33表面没有影响，后续剥离掉刻蚀阻挡层34，在绝缘层33上继续沉积其他膜层，从而避免Mura的产生。
此外，现有技术中光刻胶在等离子体的作用下部分解离成C、H、O的游离基团，极易形成Polymer(碳氢聚合物)并在连接孔内聚集，增加后续形成的第二金属层与第一金属层32搭接的接触电阻；而本发明第一种实施例干法刻蚀刻蚀阻挡层34和绝缘层33所采用的刻蚀气体均包括O2，O2Plasma对产生的Polymer进行轰击，从而可去除连接孔40内聚集的Polymer，避免因Polymer的聚集导致接触电阻的增加。
参照图12，示出了本发明第二种实施例的阵列基板的制作方法的具体流程图。
在本发明的第二种实施例中，刻蚀阻挡层34的材料为有机硅氧烷，步骤203具体可以包括：
子步骤2036，采用第一掩膜板对所述刻蚀阻挡层进行氧化处理，得到第一氧化层；
子步骤2037，采用第五刻蚀工艺对所述第一氧化层进行刻蚀，形成第二过渡孔；
子步骤2038，采用第二掩膜板对所述刻蚀阻挡层进行氧化处理，形成第二氧化层；所述第二掩膜板的开孔的孔径大于所述第一掩膜板的开孔的孔径；
子步骤2039，采用第六刻蚀工艺对所述第二氧化层和所述绝缘层进行刻蚀，形成贯穿所述绝缘层的连接孔。
其中，所述连接孔包括第一过孔以及与所述第一过孔连通的第二过孔，所述第二过孔的坡度角大于所述第一过孔的坡度角。
图13至图18为本发明第二种实施例制作阵列基板的示意图。
如图13所示，采用第一掩膜板51对刻蚀阻挡层34进行氧化处理，得到第一氧化层361；具体的，采用紫外线或臭氧对刻蚀阻挡层34进行氧化处理，使得有机硅氧烷的表面形成无机氧化硅，然后对无机氧化硅进行加热固化，得到第一氧化层361。
如图14所示，采用第五刻蚀工艺对第一氧化层361进行刻蚀，形成第二过渡孔332，第五刻蚀工艺为干法刻蚀工艺，所采用的刻蚀气体为CF4；其中，可以对第一氧化层361进行全部刻蚀或部分刻蚀，图14示出了部分刻蚀后的结构示意图。
如图15所示，采用第二掩膜板52对刻蚀阻挡层34进行氧化处理，形成第二氧化层362，第二掩膜板52的开孔的孔径大于第一掩膜板51的开孔的孔径；具体的，采用紫外线或臭氧对刻蚀阻挡层34进行氧化处理，使得有机硅氧烷的表面形成无机氧化硅，然后对无机氧化硅进行加热固化，得到第一氧化层362，第二氧化层362包括此次氧化后的无机氧化硅，以及之前氧化得到的第一氧化层361。
如图16所示，采用第六刻蚀工艺对第二氧化层362和绝缘层33进行刻蚀，形成贯穿绝缘层33的连接孔40，第六刻蚀工艺为干法刻蚀工艺，所采用的刻蚀气体为CF4。
可以理解的是，还可以将图15和图16所涉及的氧化、刻蚀步骤分多次进行，每次采用的掩膜板开孔的孔径大于上一次采用的掩膜板开孔的孔径，使得形成的连接孔40包括多个依次连通的过孔，且连接孔40更加平缓。
现有技术中在对绝缘层进行干法刻蚀时，光刻胶在等离子体的轰击作用下，光刻胶孔逐渐外扩，导致后续刻蚀出的连接孔孔径大于需要的连接孔孔径，刻蚀偏差较大，而本发明第二种实施例无需采用光刻胶，第五刻蚀工艺和第六刻蚀工艺所采用的刻蚀气体对绝缘层33和有机硅氧烷的刻蚀选择比大于10:1，减小了后续刻蚀出的连接孔的偏差。
如图1所示，现有技术中光刻胶被等离子体轰击变性或损失较多，导致光刻胶难剥离，且极易在连接孔内产生Polymer；而本发明第二种实施例无需采用光刻胶，避免在连接孔内产生Polymer，且后续可直接将有机硅氧烷氧化成绝缘层材料(即无机氧化硅)，无需进行光刻胶的剥离，也不需要进行显影工序，工艺更为简单。
此外，由于可以将有机硅氧烷氧化成绝缘层材料，因此，在制作绝缘层33时，可相应减小绝缘层33的沉积厚度，当绝缘层33的制作厚度越小时，绝缘层33不同位置处的厚度的差值越小，可提高绝缘层33膜厚的均一性，进而改善绝缘层33的绝缘或电容效果。
步骤204，形成第二金属层，所述第二金属层通过所述连接孔与所述第一金属层连接。
在本发明实施例中，通过构图工艺形成第一金属层37，第二金属层37通过连接孔40与第一金属层32连接，第二金属层37的材料可以是单一金属材料，也可是多种金属组成叠层材料，还可以是金属合金材料。
如图4所示，本发明的第一种实施例中，步骤204具体可以包括：
子步骤2040，去除所述刻蚀阻挡层上剩余的光刻胶；
子步骤2041，去除所述绝缘层上剩余的刻蚀阻挡层；
子步骤2042，在去除所述刻蚀阻挡层的绝缘层上形成第二金属层。
如图10所示，采用干法剥离工艺或湿法剥离工艺去除刻蚀阻挡层34上剩余的光刻胶35，干法剥离工艺所采用的剥离气体为O2，湿法剥离工艺即包括曝光、显影工序，然后，再去除绝缘层33上剩余的刻蚀阻挡层34，可采用湿法刻蚀工艺对绝缘层33上剩余的刻蚀阻挡层34进行去除。
如图11所示，在去除刻蚀阻挡层34的绝缘层33上形成第二金属层37，第二金属层37通过连接孔40与第一金属层32连接。
如图12所示，本发明的第二种实施例中，步骤204具体可以包括：
子步骤2043，对剩余的刻蚀阻挡层进行氧化处理，形成第三氧化层；
子步骤2044，在所述第三氧化层上形成第二金属层。
如图17所示，对剩余的刻蚀阻挡层34进行氧化处理，形成第三氧化层363，可将剩余的刻蚀阻挡层34全部氧化成第三氧化层363，也可以将剩余的刻蚀阻挡层34部分氧化成第三氧化层363，图17示出了部分氧化后的结构示意图，通过控制氧化处理的时间，达到控制第三氧化层363的厚度。
如图18所示，在第三氧化层363上形成第二金属层37，第二金属层37通过连接孔40与第一金属层32连接，实际上，第三氧化层363的材料为无机氧化硅，其也可以作为绝缘材料。
在本发明实施例中，通过在衬底上依次形成第一金属层和绝缘层，在绝缘层上形成刻蚀阻挡层，对刻蚀阻挡层和绝缘层进行多次刻蚀，形成贯穿绝缘层的连接孔，连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角，形成第二金属层，第二金属层通过连接孔与第一金属层连接。通过对刻蚀阻挡层和绝缘层分多次进行刻蚀，使得形成的连接孔包括多个依次连通的过孔，且由于每次只需刻蚀掉部分绝缘层，每次刻蚀掉的绝缘层厚度较小，可以保证形成的连接孔中的每个过孔的坡度角均小于预设坡度角，从而减小连接孔的坡度角，在后续制作第二金属层时，避免因连接孔坡度角较大导致第二金属层的覆盖不佳或断线，改善第一金属层与第二金属层的搭接不良。
本发明实施例还提供了一种阵列基板，包括：衬底31；形成在衬底31上的第一金属层32；覆盖第一金属层32的绝缘层33；第二金属层37，第二金属层37通过贯穿绝缘层33的连接孔40与第一金属层32连接，连接孔40包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角。
如图11所示，第二金属层37是形成在绝缘层33上，如图18所示，第二金属层34是形成第三氧化层363上的，第三氧化层363的材料为无机氧化硅，其也可以作为绝缘材料。
本发明实施例的阵列基板可以采用上述阵列基板的制作方法制成。
在本发明实施例中，阵列基板包括衬底、形成在衬底上的第一金属层，覆盖第一金属层的绝缘层以及第二金属层，第二金属层通过贯穿绝缘层的连接孔与第一金属层连接，连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角。通过形成包括多个依次连通的过孔的连接孔，且每个过孔的坡度角均小于预设坡度角，从而减小连接孔的坡度角，第二金属层在通过连接孔与第一金属层连接时，可避免因连接孔坡度角较大导致第二金属层的覆盖不佳或断线，改善第一金属层与第二金属层的搭接不良。
对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种阵列基板及其制作方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，包括
在衬底上依次形成第一金属层和绝缘层，所述绝缘层覆盖所述第一金属层；
在所述绝缘层上形成刻蚀阻挡层；
对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔，所述连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角；
形成第二金属层，所述第二金属层通过所述连接孔与所述第一金属层连接；
其中，所述绝缘层是经过O2等离子体处理或表面羟基化处理后的绝缘层；
所述刻蚀阻挡层的材料为铬或有机硅氧烷，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅；所述预设坡度角大于70°，且所述过孔的坡度角为50°至70°；
其中，在沿垂直于所述衬底并远离所述衬底的方向上，所述多个依次连接的过孔的坡度角依次减小。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料为铬，所述对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔的步骤，包括：
在所述刻蚀阻挡层上涂覆光刻胶；
通过构图工艺形成光刻胶孔；
采用第一刻蚀工艺对所述光刻胶孔内的刻蚀阻挡层进行刻蚀，形成第一刻蚀孔；
采用第二刻蚀工艺对所述第一刻蚀孔内的绝缘层进行刻蚀，形成未贯穿所述绝缘层的第一过渡孔；
采用第三刻蚀工艺对所述刻蚀阻挡层进行刻蚀，形成第二刻蚀孔；
采用第四刻蚀工艺对所述第二刻蚀孔和所述第一过渡孔内的绝缘层进行刻蚀，形成贯穿所述绝缘层的连接孔；
其中，所述连接孔包括第一过孔以及与所述第一过孔连通的第二过孔，所述第二过孔的坡度角大于所述第一过孔的坡度角。
3.根据权利要求2所述的方法，其特征在于，所述形成第二金属层的步骤，包括：
去除所述刻蚀阻挡层上剩余的光刻胶；
去除所述绝缘层上剩余的刻蚀阻挡层；
在去除所述刻蚀阻挡层的绝缘层上形成第二金属层。
4.根据权利要求2所述的方法，其特征在于，所述刻蚀阻挡层的材料为铬；所述第一刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺，所述第三刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺；其中，干法刻蚀工艺所采用的刻蚀气体为O2，湿法刻蚀工艺所采用的刻蚀溶液包括硝酸铈铵、冰乙酸和水。
5.根据权利要求2所述的方法，其特征在于，所述第二刻蚀工艺和所述第四刻蚀工艺均为干法刻蚀工艺，所采用的刻蚀气体为SF6和O2的混合气体，或者，CF4和O2的混合气体。
6.根据权利要求1所述的方法，其特征在于，所述刻蚀阻挡层的材料为有机硅氧烷，所述对所述刻蚀阻挡层和所述绝缘层进行多次刻蚀，形成贯穿所述绝缘层的连接孔的步骤，包括：
采用第一掩膜板对所述刻蚀阻挡层进行氧化处理，得到第一氧化层；
采用第五刻蚀工艺对所述第一氧化层进行刻蚀，形成第二过渡孔；
采用第二掩膜板对所述刻蚀阻挡层进行氧化处理，形成第二氧化层；所述第二掩膜板的开孔的孔径大于所述第一掩膜板的开孔的孔径；
采用第六刻蚀工艺对所述第二氧化层和所述绝缘层进行刻蚀，形成贯穿所述绝缘层的连接孔；
其中，所述连接孔包括第一过孔以及与所述第一过孔连通的第二过孔，所述第二过孔的坡度角大于所述第一过孔的坡度角。
7.根据权利要求6所述的方法，其特征在于，所述形成第二金属层的步骤，包括：
对剩余的刻蚀阻挡层进行氧化处理，形成第三氧化层；
在所述第三氧化层上形成第二金属层。
8.根据权利要求6所述的方法，其特征在于，所述刻蚀阻挡层的材料为有机硅氧烷；采用紫外线或臭氧对所述刻蚀阻挡层进行氧化处理；所述第五刻蚀工艺和所述第六刻蚀工艺均为干法刻蚀工艺，所采用的刻蚀气体为CF4。
9.一种阵列基板，其特征在于，采用如权利要求1至8中任一所述阵列基板的制作方法形成，所述阵列基板包括：
衬底；
形成在所述衬底上的第一金属层；
覆盖所述第一金属层的绝缘层；
第二金属层，所述第二金属层通过贯穿所述绝缘层的连接孔与所述第一金属层连接，所述连接孔包括多个依次连通的过孔，且每个过孔的坡度角均小于预设坡度角；
其中，所述绝缘层是经过O2等离子体处理或表面羟基化处理后的绝缘层；所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。
CN201910108116.XA 2019-02-02 2019-02-02 一种阵列基板及其制作方法 Active CN109817531B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910108116.XA CN109817531B (zh) 2019-02-02 2019-02-02 一种阵列基板及其制作方法
US16/964,278 US11537016B2 (en) 2019-02-02 2019-12-13 Method of manufacturing array substrate, and array substrate
PCT/CN2019/125208 WO2020155887A1 (zh) 2019-02-02 2019-12-13 阵列基板的制作方法以及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910108116.XA CN109817531B (zh) 2019-02-02 2019-02-02 一种阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN109817531A CN109817531A (zh) 2019-05-28
CN109817531B true CN109817531B (zh) 2021-03-12

Family

ID=66606430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910108116.XA Active CN109817531B (zh) 2019-02-02 2019-02-02 一种阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US11537016B2 (zh)
CN (1) CN109817531B (zh)
WO (1) WO2020155887A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817531B (zh) * 2019-02-02 2021-03-12 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法
CN210110300U (zh) * 2019-08-16 2020-02-21 北京京东方技术开发有限公司 像素驱动电路、阵列基板和显示装置
CN110634794B (zh) * 2019-09-27 2023-04-07 合肥鑫晟光电科技有限公司 显示面板的制造方法
CN111293080B (zh) * 2020-02-18 2024-05-31 武汉华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板
EP3890456A1 (en) * 2020-03-31 2021-10-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier hole cleaning by dry etching with protected insulation layer
CN112255849A (zh) * 2020-11-10 2021-01-22 合肥京东方光电科技有限公司 显示基板、电子装置
CN113707556A (zh) * 2021-08-13 2021-11-26 Tcl华星光电技术有限公司 一种薄膜晶体管的制作方法、薄膜晶体管以及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417529A (zh) * 2018-02-09 2018-08-17 武汉新芯集成电路制造有限公司 一种接触孔的刻蚀方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333882A (ja) * 1993-05-26 1994-12-02 Sanyo Electric Co Ltd コンタクトホールの形成方法
US5746884A (en) 1996-08-13 1998-05-05 Advanced Micro Devices, Inc. Fluted via formation for superior metal step coverage
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
CN102110642A (zh) 2010-12-09 2011-06-29 中国电子科技集团公司第二十四研究所 提高台阶金属覆盖率的通孔刻蚀方法
CN102543836B (zh) 2010-12-21 2014-01-22 无锡华润上华半导体有限公司 通孔的刻蚀方法
CN102354684B (zh) * 2011-11-14 2014-03-12 杭州士兰集成电路有限公司 布线结构的形成方法
JP5923326B2 (ja) * 2012-02-08 2016-05-24 株式会社ジャパンディスプレイ 回路基板およびその製造方法、ならびに電気光学装置
CN104377180B (zh) * 2014-11-24 2018-09-28 苏州晶方半导体科技股份有限公司 硅通孔结构及其形成方法
CN106783727B (zh) * 2015-11-23 2019-11-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN106449397A (zh) * 2016-10-09 2017-02-22 苏州工业园区纳米产业技术研究院有限公司 一种形成螺丝帽状硅通孔的刻蚀方法
CN106783894B (zh) * 2017-03-09 2021-03-16 合肥京东方光电科技有限公司 一种阵列基板及其制备方法
CN108735895B (zh) * 2017-04-14 2022-04-01 上海磁宇信息科技有限公司 磁性随机存储器底电极接触及其形成方法
CN108878352B (zh) 2018-06-26 2021-01-12 武汉新芯集成电路制造有限公司 一种接触孔的外形结构
CN109817531B (zh) 2019-02-02 2021-03-12 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417529A (zh) * 2018-02-09 2018-08-17 武汉新芯集成电路制造有限公司 一种接触孔的刻蚀方法

Also Published As

Publication number Publication date
CN109817531A (zh) 2019-05-28
US11537016B2 (en) 2022-12-27
WO2020155887A1 (zh) 2020-08-06
US20210124226A1 (en) 2021-04-29

Similar Documents

Publication Publication Date Title
CN109817531B (zh) 一种阵列基板及其制作方法
KR100376628B1 (ko) 집적회로내의전도성상호접속구조및전도성상호접속형성방법
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US7544623B2 (en) Method for fabricating a contact hole
GB2214709A (en) A method of enabling connection to a substructure forming part of an electronic device
TW483059B (en) Dry etching method and semiconductor device manufacture method
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
CN111146330A (zh) 一种铜膜声表面波滤波器钝化层的制备方法
JP3825314B2 (ja) 半導体装置の製造方法
US6291360B1 (en) Method of etching a layer
CN110379707B (zh) 一种金属图形化的剥离结构及其制作方法
US5422312A (en) Method for forming metal via
JP3704030B2 (ja) 半導体装置の製造方法
JPH1167909A (ja) 半導体装置の製造方法
JP3348564B2 (ja) 誘電体キャパシタの製造方法
JPS58140139A (ja) 半導体装置およびその製造方法
US20080248431A1 (en) Pattern forming method used in semiconductor device manufacturing and method of manufacturing semiconductor device
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
KR100197538B1 (ko) 반도체 소자의 금속 배선 형성방법
KR970003515A (ko) 반도체 소자의 비아 콘택 형성방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0153980B1 (ko) 평탄화방법
JPS59152629A (ja) パタン形成方法
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
JPH0521616A (ja) 半導体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant