KR0153980B1 - 평탄화방법 - Google Patents

평탄화방법 Download PDF

Info

Publication number
KR0153980B1
KR0153980B1 KR1019950014438A KR19950014438A KR0153980B1 KR 0153980 B1 KR0153980 B1 KR 0153980B1 KR 1019950014438 A KR1019950014438 A KR 1019950014438A KR 19950014438 A KR19950014438 A KR 19950014438A KR 0153980 B1 KR0153980 B1 KR 0153980B1
Authority
KR
South Korea
Prior art keywords
photosensitive layer
conductive pattern
insulating layer
layer
photosensitive
Prior art date
Application number
KR1019950014438A
Other languages
English (en)
Other versions
KR960043025A (ko
Inventor
노재우
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950014438A priority Critical patent/KR0153980B1/ko
Publication of KR960043025A publication Critical patent/KR960043025A/ko
Application granted granted Critical
Publication of KR0153980B1 publication Critical patent/KR0153980B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 평탄화 방법에 관한 것으로서, 반도체기판 상부의 소정 부분에 도선 패턴을 형성하고, 이 도선 패턴에 제1 감광층과 오버 행된 제2 감광층을 두께의 합이 도선 패턴의 두께보다 2배 정도가 되도록 형성한 후 절연층을 도선 패턴과 동일한 두께로 스퍼터링 또는 진공증착하여 제2 감광층의 오버 행 된 부분에 의해 제1 감광층과 접촉되지 않게 형성하고 제1 및 제2 감광층을 제거함과 동시에 이 제2 감광층의 상부에 형성된 절연층을 제거하여 도선 패턴과 절연층의 표면이 평탄해지도록 한다. 따라서, 도선 패턴 사이의 절연층을 도선 패턴과 동일한 두께로 형성하여 단차를 완전히 제거함으로 평탄화를 이룰 수 있다.

Description

평탄화방법
제1도(a) 내지 (c)는 종래 기술에 따른 평탄화 방법의 순서도.
제2도(a) 내지 (d)는 본 발명에 따른 평탄화 방법의 순서도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 23 : 도선 패턴
25 : 제1감광층 27 : 제2감광층
29 : 절연층
본 발명은 평탄화방법에 관한 것으로서, 특히, 반도체소자의 제조공정 중 반도체기판 상에 형성된 도선 패턴 사이에 절연층을 형성하여 표면을 평탄하게 할 수 있는 평탄화 방법에 관한 것이다.
반도체소자 제조공정에 있어서 도선 패턴을 형성한 후 이 도선 패턴과 도선 패턴이 형성되지 않은 부분과의 단차를 최소화하기 위해 도선 패턴이 형성되지 않은 부분에 산화실리콘 등의 절연물질을 채우는 기술이 사용되고 있다. 그리하여, 토폴로지(topology)가 개선되어 그의 상부에 절연층을 형성하고 다른 도선 패턴을 형성할 때 포토리쏘그래프 공정이 용이하고 패턴의 폭을 좁게 할 수 있어 집적도를 향상시킬 수 있다.
제1도(a) 내지 (c)는 종래의 평탄화 방법을 나타내는 순서도이다.
제1도(a)를 참조하면, 반도체기판(11) 상부의 전표면에 전도성 금속을 증착한 후 통상의 포토리쏘그래프 방법에 의해 소정의 도선 패턴(13)을 형성한다.
제1도(b)를 참조하면, 도선 패턴(13)이 형성된 반도체기판(11)의 상부에 도선 패턴(13) 보다 두꺼운 절연층(15)을 형성한다. 상기 절연층(15)은 산화실리콘 등으로 이루어지면 화학기상 증착법(Chemical Vapor Deposition : 이하, CVD라 칭함) 등에 의해 도선 패턴 (13)이 덮여지도록 형성된다. 그리고, 절연층(15)의 상부에 포토레지스트를 도포하여 감광층(17)를 형성한다. 상기에서, 절연층(15) 및 감광층(17)은 침적 및 도포 특성에 따라 도선 패턴(13)의 상부보다 도선 패턴(13)이 형성되지 않은 부분이 더 두껍게 형성된다. 그러므로, 절연층(15) 및 감광층(17)의 표면은 대체로 완만하게 된다.
제1도(c)를 참조하면, 상기 감광층(17)과 절연층(15)을 프라즈마에 의한 반응성 이온 에칭(Reactive Ion Etching : 이하, RIE라 칭함) 방법에 의해 에치 백(etch back)하여 도선 패턴(13)의 상부 표면을 노출시킨다. 상기 에치 백 공정에서 도선 패턴(13) 상부의 포토레지스트가 모두 제거되어 절연층(15)의 산화실리콘이 노출되어도 도선 패턴(13)이 형성되지 않은 부분에 두껍게 도포된 포토레지스트가 남게 된다. 그러므로, 상기 남아있는 포토레지스트는 산화실리콘과 같이 제거되는데, Gas 양을 조절하여 감광층(17)을 이루는 포토레지스트와 절연층(15)을 이루는 산화실리콘의 에칭율(etch rate)이 거의 1:1인 조건에서 제거된다. 그리고, 도선 패턴(13)이 형성되지 않은 부분의 절연층(15)이 모두 제거되지 않고 잔류하게 된다. 그러므로, 도선 패턴(13)과 이 도선 패턴(13)이 형성되지 않은 부분의 단차를 감소시킨다.
상술한 바와 같이 종래에는 도선 패턴이 형성된 반도체기판의 상부에 절연층과 감광층을 형성하고 그 도선 패턴이 노출되도록 플라즈마 RIE 방법으로 에치 백하여 도선 패턴 사이에 절연층을 잔류시키므로 단차를 줄여 표면을 평탄화하였다.
그러나, 상술한 종래의 방법은 도선 패턴에 의해 감광층을 평탄하게 형성하기 어려워 도선 패턴과 이 도선 패턴 사이에 잔류하는 절연층의 단차를 완전히 제거하지 못해 평탄화가 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 도선 패턴과 도선 패턴이 형성되지 않은 부분의 단차를 완전히 제거할 수 있는 평탄화 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 평탄화 방법은 반도체기판의 상부에 소정의 도선 패턴을 형성하는 공정과, 상기 도선 패턴이 형성된 반도체기판의 상부에 제1 감광층과이 제1 감광층에 오버 행된 제2 감광층을 형성하는 공정과, 상기 반도체기판의 상기 도선 패턴이 형성되지 않아 노출된 부분과 상기 제2 감광층의 상부에 절연층을 상기 제1 감광층과 접촉되지 않게 형성하는 공정과, 상기 제1 및 제2 감광층을 제거함과 동시에 상기 제2 감광층에 형성된 절연층을 제거하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (d)는 본 발명에 따른 평탄화 방법을 나타내는 순서도이다.
제2도(a)를 참조하면, 실리콘 등의 반도체기판(21) 상부의 전표면에 알루미늄 등과 같은 전도성 금속을 증착한 후 통상의 포토리쏘그래피(photolithography) 방법에 의해 소정 폭과 두께를 갖는 소정의 도선 패턴(23)을 형성한다.
제2도(b)를 참조하면, 도선 패턴(23)이 형성된 반도체기판(21)의 상부에 포토레지스트를 도포하여 제1감광층(25)을 형성한 후, 이 제1감광층(25)의 표면을 모노 클로로벤젠(Mono Chlorobenzene : 이하, MCB라 칭함)과 반응시켜 제2감광층(27)을 형성한다. 상기에서 제1감광층(25)과 제2 감광층(27)은 노광 및 현상특성이 서로 다르게 된다. 상기에서 제1 및 제2 감광층(25)(27) 두께의 합이 도선 패턴(23) 두께의 2배 정도가 되도록 한다.
제2도(c)를 참조하면, 제1 및 제2 감광층들(25)(27)을 통상의 노광 및 현상하여 도선 패턴(23) 상부 이외의 형성된 것을 제거하여 반도체기판(21)을 노출시킨다. 상기에서 제1 및 제2 감광층(25)(27)은 제2 감광층(27)이 제1 감광층(23)보다 노광이 잘 되지 않아 현상 속도가 늦게 되어 도선 패턴(23)의 상부에는 제1 감광층(25)과 오버 행(overhang)된 제2 감광층(27)이 형성된다. 그리고, 상술한 구조의 전 표면에 SiO2또는 Si3Ni4를 스퍼터링 또는 진공증착하여 절연층(29)을 도선 패턴(23)과 동일한 두께로 형성한다. 상기에서, 절연층(29)을 제1 감광층(25) 두께와 제2 감광층(27) 두께의 합의 1/2 정도의 두께로 형성하므로 제1 감광층(25)이 손상되는 것을 방지한다. 이때, 절연층(29)은 도선 패턴(23)이 형성되지 않은 반도체기판(21)의 상부와 제2 감광층(27)의 상부에 형성되는데, 이 절연층(29)은 제1 감광층(25) 보다 오버 행된 제2 감광층(27)에 의해 제1 감광층(25)과 접촉되지 않게 형성된다.
제2도(d)를 참조하면, 상기 제1 및 제2 감광층(25)(27)을 아세톤이나 트리클로로에틸렌(Trichloroethylene)으로 제거한다. 이때, 제2 감광층(27)의 상부에 형성된 절연층(29)도 같이 제거되어 도선 패턴(23)과 이 도선 패턴(23)이 형성되지 않은 부분에 형성된 절연층(29)의 표면은 평탄하게 된다.
상술한 바와 같이 본 발명은 반도체기판 상부의 소정 부분에 도선 패턴을 형성하고, 이 도선 패턴에 제1 감광층과 오버 행 된 제2 감광층을 두께의 합이 도선 패턴의 두께보다 2배 정도가 되도록 형성한 후 절연층을 도선 패턴과 동일한 두께로 스퍼터링 또는 진공증착하여 제2 감광층의 오버행 된 부분에 의해 제1 감광층과 접촉되지 않게 형성하고 제1 및 제2 감광층을 제거함과 동시에 이 제2 감광층의 상부에 형성된 절연층을 제거하여 도선 패턴과 절연층의 표면이 평탄해지도록 한다.
따라서, 도선 패턴 사이의 절연층을 도선 패턴과 동일한 두께로 형성하여 단차를 완전히 제거하므로 평탄화를 이룰 수 있는 잇점이 있다.

Claims (5)

  1. 반도체기판(21)의 상부에 소정의 도선 패턴(23)을 형성하는 공정과, 상기 도선 패턴(23)이 형성된 반도체기판(21)의 상부에 제1 감광층(25)과 이 제1 감광층(25)에 오버 행된 제2 감광층(27)을 형성하는 공정과, 상기 반도체기판(21)의 상기 도선 패턴(23)이 형성되지 않아 노출된 부분과 상기 제2 감광층(27)의 상부에 절연층(29)을 상기 제1 감광층(25)의 측면과 접촉되지 않게 형성하는 공정과, 상기 제1 및 제2 감광층(25)(27)을 제거함과 동시에 상기 제2 감광층(27)에 형성된 절연층(29)을 제거하는 공정을 구비하는 평탄화 방법.
  2. 제1항에 있어서, 상기 제1 감광층(25)의 표면을 모노 클로로벤젠과 반응시켜 상기 제2 감광층(27)을 형성하는 평탄화 방법.
  3. 제1항에 있어서, 상기 제1 및 제2 감광층(25)(27) 두께의 합이 도선 패턴(23) 두께의 2배가 되도록 형성하는 평탄화 방법.
  4. 제1항에 있어서, 상기 절연층(29)을 SiO2또는 Si3Ni4로 형성하는 평탄화 방법.
  5. 제4항에 있어서, 상기 절연층(29)을 스퍼터링 또는 진공증착하여 형성하는 평탄화 방법.
KR1019950014438A 1995-05-31 1995-05-31 평탄화방법 KR0153980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014438A KR0153980B1 (ko) 1995-05-31 1995-05-31 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014438A KR0153980B1 (ko) 1995-05-31 1995-05-31 평탄화방법

Publications (2)

Publication Number Publication Date
KR960043025A KR960043025A (ko) 1996-12-21
KR0153980B1 true KR0153980B1 (ko) 1998-12-01

Family

ID=19416320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014438A KR0153980B1 (ko) 1995-05-31 1995-05-31 평탄화방법

Country Status (1)

Country Link
KR (1) KR0153980B1 (ko)

Also Published As

Publication number Publication date
KR960043025A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
KR0170949B1 (ko) 메탈층 형성 방법
US5118382A (en) Elimination of etch stop undercut
US6258726B1 (en) Method of forming isolation film for semiconductor devices
US5871886A (en) Sandwiched middle antireflection coating (SMARC) process
US4990467A (en) Method of preventing residue on an insulator layer in the fabrication of a semiconductor device
KR0153980B1 (ko) 평탄화방법
KR0137579B1 (ko) 반도체 소자의 플러그 형성방법
JP2000150632A (ja) 半導体装置の製造方法
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
KR0159398B1 (ko) 메탈층 형성 방법
US6548413B1 (en) Method to reduce microloading in metal etching
US5872055A (en) Method for fabricating polysilicon conducting wires
JPH02117153A (ja) 半導体素子の形成方法
KR0177192B1 (ko) 미세패턴 형성방법
JP3323264B2 (ja) 半導体装置の製造方法
KR0179560B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR0148326B1 (ko) 반도체 소자의 제조방법
KR0167251B1 (ko) 반도체 소자의 배선구조 및 그 제조방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100338091B1 (ko) 반도체소자제조방법
JPH05283518A (ja) 半導体装置の製造方法
KR0131986B1 (ko) 미세 패턴 형성방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee