KR0177192B1 - 미세패턴 형성방법 - Google Patents

미세패턴 형성방법 Download PDF

Info

Publication number
KR0177192B1
KR0177192B1 KR1019940028296A KR19940028296A KR0177192B1 KR 0177192 B1 KR0177192 B1 KR 0177192B1 KR 1019940028296 A KR1019940028296 A KR 1019940028296A KR 19940028296 A KR19940028296 A KR 19940028296A KR 0177192 B1 KR0177192 B1 KR 0177192B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
oxide
forming
film
Prior art date
Application number
KR1019940028296A
Other languages
English (en)
Other versions
KR960015752A (ko
Inventor
노재우
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940028296A priority Critical patent/KR0177192B1/ko
Publication of KR960015752A publication Critical patent/KR960015752A/ko
Application granted granted Critical
Publication of KR0177192B1 publication Critical patent/KR0177192B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 미세패턴 형성방법에 관한 것으로서, 반도체 기판의 상부 전면에 형성하고자 하는 도선 패턴의 두께만큼 도전성 금속층을 형성하는 공정과, 상기 도전성 금속층의 상부 전면에 산화막을 형성하는 공정과, 상기 산화막의 상부에 서로 다른 노광 및 현상 특성을 갖는 이중의 감광막을 형성하는 공정과, 상기 이중의 감광막 각각의 소정 부분을 순차적으로 제거하여 상기 산화막이 노출되는 오버행 구조의 개구를 형성하는 공정과, 상기 오버행 구조의 개구를 갖는 감광막의 상부에 저식각 물질을 적층하여 상기 오버행 구조 내부에 상기 오버행 구조의 선폭보다 작은 선폭을 갖는 저식각층의 패턴을 형성하는 공정과, 상기 이중의 감광막 및 상기 이중의 감광막 상부에 적층된 저식각잔유물을 제거하는 공정과, 상기 저식각층 패턴을 마스크로하여 상기 산화막을 패터닝하는 공정과, 상기 산화막의 패턴을 마스크로하여 상기 금속층을 패터닝하는 공정과, 상기 금속층의 패턴 상부에 남아 있는 산화잔유물을 제거하는 공정을 구비하는 미세패턴 형성방법을 제공하므로써, 미세한 폭을 갖는 두꺼운 도선패턴을 형성할 수 있어, 패턴의 단면적을 증대시키고 그에 따라 도선 패턴의 단선을 방지할 수 있다.

Description

미세패턴 형성방법
본 발명은 미세패턴 형성방법에 관한 것으로서, 특히, 반도체소자 등에 미세한 도선 패턴을 두겁게 형성할 수 있는 미세패턴 형성방법에 관한 것이다.
반도체의 집적도가 급격히 향상됨에 따라 도선의 폭이 서브미크론(submicron)으로 매우 좁아지는 추세이다. 그러므로, 도선이 폭을 좁게하기 위해 많은 노력을 경주하고 있다. 도선의 폭을 줄이기 위해 통상의 포토리쏘그래피(photolithography) 방법에 사용되는 장비를 개선하였다. 그러나, 이러한 경우에는 장비 개선의 한계와 포토레지스트의 감광 특성으로 인하여 선폭을 줄이는 데 한계가 있었다. 또한, 리프트-오프(lift-off)공정 등의 공정개발에 의해 미세 선폭을 정확하게 구현하기 위해 노력하고 있다. 리프트-오프 공정은 기판 상에 포토레지스트를 도포하고 도선이 형성될 부분을 노광 및 현상에 의해 제거한 후 전 표면에 금속을 포토레지스트 보다 얇게 도포한다. 그리고, 남아 있는 포토레지스트를 제거하면 포토레지스트의 상부에 도포되어 있던 금속도 제거되어 기판에 미세 패턴만 남게된다.
제1도(a) 내지 (d)는 종래 기술에 따른 미세 패턴이 형성 방법에 나타내는 공정도이다.
제1도(a)를 참조하면, 반도체기판(11)의 표면에 포토레지스트를 도포하여 제1감광막(13)을 형성하고, 이 제1감광막(13)의 표면을 모노 클로로벤젠(Mono Chlorobenzene)과 반응시켜 제2감광막(15)을 형성한다. 상기에서 제1감광막(13)과 제2감광막(15)은 노광 및 현상 특성이 서로 다르게 된다. 그리고 제1감광막(13)을 형성하고자 하는 도선 패턴 보다 두껍게 형성하여야 한다.
제1도(b)를 참조하면, 상기 제1 및 제2감광막들(13)(15)의 소정 부분을 통상의 포토리쏘그래피 방법에 의해 제거하여 기판(11)을 노출시키는 개구(16)을 형성한다. 상기에서, 제1감광막(13)과 제2감광막(15)의 노광 및 현상 특성이 달라 제2감광막(15)은 오버행(overhang)되어 개구(16)의 입구는 좁아지게 된다.
제1도(c)를 참조하면, 상술한 구조의 전표면에 금속(17)을 도포한다. 상기 금속(17)은 제1감광막(15)과 기판(11)의 노출된 부분에 형성된다. 상기 금속(17)에서 기판(11)에 형성된 금속(17)은 형성하고자 하는 도선 패턴(18)이 되는데, 이 도선 패턴(18)은 제2감광막(15)의 오버행된 부분에 의해 측면이 제1감광막(13)과 접촉되지 않게 된다.
제1도(d)를 참조하면, 상기 제1 및 제2감광막들(13)(15)을 제거한다. 이때 제2감광막(15)의 상부에 도포되어 있는 금속(17)은 제1감광막(13)이 제거됨과 동시에 기판(11)과 분리된다. 따라서, 기판(11)의 상부에 금속의 도선 패턴(18)만 남게 된다.
상술한 바와 같은 미세한 도선 패턴의 형성방법은 제1감광막의 상부에 형성되는 제2감광막의 오버행의 정도에 따라 패턴의 선폭을 좁게 조절할 수 있다.
그러나, 상술한 종래의 리프트-오프 방법에 의해 미세한 도선패턴을 형성할 때 제1 감광막의 두께에 따라 도선패턴의 두께가 제한되는 데, 이 제1감광막이 두꺼울 수록 노광 및 현상특성이 두꺼우면서 정확한 치수를 갖도록 형성하기 어려운 문제점은 있었다.
따라서, 본 발명의 목적은 도선패턴을 두꺼우면서 정확한 치수를 갖도록 형성할 수 있는 미세패턴의 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 미세패턴의 형성방법은 반도체기판의 상부 전면에 형성하고자 하는 도선 패턴의 두께만큼 도전성 금속층을 형성하는 공정과, 상기 도전성 금속층의 상부 전면에 산화막을 형성하는 공정과, 상기 산화막의 상부에 서로 다른 노광 및 현상 특성을 갖는 이중의 감광막을 형성하는 공정과, 상기 이중의 감광막 각각의 소정 부분을 순차적으로 제거하여 상기 산화막이 노출되는 오버행 구조의 개구를 형성하는 공정과, 상기 오버행 구조의 개구를 갖는 감광막의 상부에 저식각 물질을 적층하여 상기 오버행 구조 내부에 상기 오버행 구조의 선폭보다 작은 선폭을 갖는 저식각층의 패턴을 형성하는 공정과, 상기 이중의 감광막 및 상기 이중의 감광막 상부에 적층된 저식각잔유물을 제거하는 공정과, 상기 저식각층 패턴을 마스크로하여 상기 산화막을 패터닝하는 공정과, 상기 산화막의 패턴을 마스크로하여 상기 금속층을 패터닝하는 공정과, 상기 금속층의 패턴 상부에 남아 있는 산화잔유물을 제거하는 공정을 포함하는 미세패턴 형성방법을 제공한다.
제1도(a) 내지 (d)는 종래 방법에 따라 미세패턴을 형성방법을 나타내는 공정도.
제2도 (a) 내지 (e)는 본 발명에 따른 미세 패턴의 형성방법을 나타내는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체기판 23 : 금속
23a : 도선패턴 25 : 산화막
25a : 산화잔유물 27 : 제1감광막
29 : 제2감광막 31 : 개구
33 : 저식각층 33a : 저식각잔유물
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (e)는 본 발명에 따른 미세패턴 형성방법을 나타내는 공정도이다.
제2도(a)를 참조하면, 실리콘 또는 GaAs 등과 같은 반도체기판(21)의 표면에 진공증착, 스퍼터링 또는 화학기상증착법(Chemical Vapor Deposition : 이하 CVD라 칭함) 등의 방법에 의해 도전성의 금속(23)을 도포하고, 이 금속(23)의 상부에 상기 CVD에 의해 산화막(25)을 형성한다. 상기에서, 산화막(25)의 두께는 금속(23)의 식각율과 두께에 따라 한정된다. 즉, 상기에서 산화막(25)의 두께를 To라 하면, To=TmEm/Eo가 된다. 상기에서 Tm은 금속(23)의 두께이고, Em은 금속(23)의 에칭율(etching rate)이며, Eo는 산화막(25)의 에칭율이다. 그리고, 상기 산화막(25)의 상부에 포토레지스트를 스핀코팅(spin coating)으로 도포하여 제1감광막(27)을 형성한다. 상기에서, 제1감광막(27)을 산화막(25)과 동일한 두께로 형성한다. 그리고, 제감광막(27)의 표면을 모노클로로벤젠(Mono Chlorobenzene)과 반응시켜 제2감광막(29)을 형성한다. 이때, 제2감광막(29)은 변하게되어 제1감광막(27)과 제2감광막(29)의 노광 및 현상 특성이 서로 다르게 된다.
제2도(b)를 참조하면, 상기 제1 및 제2감광막들(27)(29)의 소정 부분을 통상의 포토리쏘그래피 방법에 의해 제거하여 반도체기판(21)을 노출시키는 개구(31)을 형성한다. 상기에서, 제1감광막(27)과 제2감광막(29)의 노광 및 현상 특성이 달라 제2감광막(29)에 오버행이 발생되어 이 제2감광막(29)의 패턴에 의해 한정도는 개구(31)의 입구가 좁아지게 된다. 그리고, 제2감광막(29)의 표면에 Al2O3또는 TiO2등과 같은 산화막(25) 보다 식각율이 훨씬 낮은 절연물질로 저식각층(33)을 형성한다. 이때, 저식각층(33)은 개구(31)를 통해 산화막(25)의 노출된 부분에도 제2감광막(29)의 오버행된 부분에 의해 측면이 제1감광막(27)과 접촉되지 않게 형성되는데, 이 산화막(25)의 상부에 형성된 저식각층(33)의 패턴은 중앙부분에 볼록하게 된다. 또한 저식각층(33)이 두께를 Ta라 하면, Ta=ToEo/Ea가 된다. 상기에서 Ea는 저식각층(33)에 에칭율이다.
제2도(c)를 참조하면, 제1감광막(27)을 아세톤이나 트리클로로에틸렌(Trichloroethylene)으로 제거한다. 이때, 제1감광막(27)을 제거함과 동시에 상부에 형성된 제2감광막(29)과 저식각층(33)이 상기 산화막(25)과 분리되어 제거된다. 그러므로, 산화막(25)의 상부에는 저식각층(33)의 패턴만 남게 된다. 그리고, 상술한 구조의 전면에 있는 산화막(25)과 저식각층(33) 패턴을 반응성이온식각(Reactive Ion Etching : 이하 RIE라 칭함) 또는 전자-빔(E-beam)으로 제거하여 저식각층(33) 패턴이 형성되어 있지 않은 부분의 금속(23)을 노출시킨다. 이때, 산화막(25)과 저식각층(33) 패턴을 각각의 식각율에 따라 동일한 시간동안 제거되어 금속(23)과 저식각층(33) 패턴 하부의 산화막(25)을 노출시킨다. 상기에서, 저식각층(33) 패턴의 중앙부분이 볼록하게 형성되어 있으므로 이 저식각층(33)의 패턴이 모두 제거되지 않고 산화막(25)의 패턴 상부에 저식각잔유물(33a)이 남게 된다.
제2도(d)를 참조하면, 상술한 구조의 전면에 있는 금속(23)과 산화막(25)의 패턴을 상술한 RIE 또는 전자-빔으로 산화막(25)의 패턴이 없던 부분의 반도체기판(21)이 노출되도록 제거하여 도선패턴(23a)을 형성한다. 이때 도선패턴(23a)의 상부에도 상기 저식각잔유물(33a)에 의한 산화잔유물(25a)이 남게 된다.
제2도(e)를 참조하면, 상기 도선패턴(23a) 상부의 산화잔유물(25a)을 제거한다. 산화잔유물(25a)을 제거하는 방법에는 선택적 습식식각방법이나 감광막을 이용한 평탄화방법이 있다. 상기에서 선택적 습식식각방법은 산화물만을 선택적으로 식각하는 식각용액을 사용하여 반도체기판(21)이나 도선패턴(23a)을 손상시키지 않고 산화잔유물(25a) 만을 제거한다. 또한, 감광막을 이용한 평탄화 방법은 반도체기판(21)의 상부에 도선패턴(23a) 및 산화잔유물(25a)을 덮으며 표면이 평탄하도록 감막막(도시되지 않음)을 도포한 후 산화잔유물(25a)이 제거되어 도선패턴(23a)이 노출될때까지 에치 백(etch back)한다. 이때, 감광막과 산화막의 식각율이 거의 같으므로 감광막 에체백 시 산화잔유물(25a)이 쉽게 제거된다. 그리고, 감광막을 제거하면 반도체기판(21)에 도선패턴(23a)만 남게 된다.
상술한 바와 같이 본 발명은 정확한 노광 및 현상을 할 수 있는 두께로 도포된 제1감광막에 형성된 개구를 통해 산화막의 노출된 부분에 산화막보다 식각율이 훨씬 낮은 절연물질로 얇게 형성된 저식각층 패턴을 형성하고 산화막과 금속의 식각율 차이를 이용하여 도선패턴을 두겁게 형성한다.
따라서 본 발명은 미세한 폭을 갖는 두꺼운 도선패턴을 정확하게 형성할 수 있는 잇점이 있다. 즉, 금속 도전층을 미세한 선폭으로 형성하되 두껍게 형성하여 금속 도전층의 단면적을 증가시킴으로써, 금속 도전층의 단선을 방지하고, 그에따라 소자의 신뢰성을 증진시킬 수 있는 효과를 얻을 수 있다.

Claims (8)

  1. 반도체 기판의 상부 전면에 형성하고자 하는 도선 패턴의 두께만큼 도전성 금속층을 형성하는 공정과, 상기 도전성 금속층의 상부 전면에 산화막을 형성하는 공정과, 상기 산화막의 상부에 서로 다른 노광 및 현상 특성을 갖는 이중의 감광막을 형성하는 공정과, 상기 이중의 감광막 각각의 소정 부분을 순차적으로 제거하여 상기 산화막이 노출되는 오버행 구조의 개구를 형성하는 공정과, 상기 오버행 구조의 개구를 갖는 감광막의 상부에 저식각 물질을 적층하여 상기 오버행 구조 내부에 상기 오버행 구조의 선폭보다 작은 선폭을 갖는 저식각층의 패턴을 형성하는 공정과, 상기 이중의 감광막 및 상기 이중의 감광막 상부에 적층된 저식각잔유물을 제거하는 공정과, 상기 저식각층 패턴을 마스크로하여 상기 산화막을 패터닝하는 공정과, 상기 산화막의 패턴을 마스크로하여 상기 금속층을 패터닝하는 공정과, 상기 금속층의 패턴 상부에 남아 있는 산화잔유물을 제거하는 공정을 구비하는 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 저식각층을 Al2O3또는 TiO2의 산화막보다 식각율이 낮은 절연물질로 형성하는 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 저식각층의 패턴과 상기 노출된 산화막을 반응성이온 식각 또는 전자-빔으로 상부에 저식각층의 잔유물이 남도록 전면식각하여 산화막패턴을 형성하는 미세패턴 형성방법.
  4. 제1항에 있어서, 상기 산화막 패턴과 상기 노출된 금속을 반응성이온식각 또는 전자-빔으로 상부에 산화막패턴의 잔유물이 남도록 전면식각하여 도선패턴을 형성하는 미세패턴 형성방법.
  5. 제4항에 있어서, 상기 도선패턴의 상부의 산화잔유물을 제거하는 공정을 더 포함하는 미세패턴 형성방법.
  6. 제5항에 있어서, 상기 산화잔유물을 선택적 습식식각방법으로 제거하는 미세패턴 형성방법.
  7. 제6항에 있어서, 상기 산화잔유물을 덮으며 표면이 평탄하도록 감광막을 두껍게 도포한 후 상기 도선패턴의 표면이 노출되도록 에치백하여 상기 산화잔유물을 제거하는 미세패턴 형성방법.
  8. 제7항에 있어서, 상기 감광막을 제거하는 공정을 더 포함하는 미세패턴 형성방법.
KR1019940028296A 1994-10-31 1994-10-31 미세패턴 형성방법 KR0177192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940028296A KR0177192B1 (ko) 1994-10-31 1994-10-31 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028296A KR0177192B1 (ko) 1994-10-31 1994-10-31 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR960015752A KR960015752A (ko) 1996-05-22
KR0177192B1 true KR0177192B1 (ko) 1999-04-15

Family

ID=19396640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028296A KR0177192B1 (ko) 1994-10-31 1994-10-31 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR0177192B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928513B1 (ko) * 2007-06-20 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928513B1 (ko) * 2007-06-20 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR960015752A (ko) 1996-05-22

Similar Documents

Publication Publication Date Title
US6579757B2 (en) Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized
EP0181457B1 (en) Method for making contacts to integrated circuits
US4172004A (en) Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JPH0613470A (ja) 半導体装置およびその製造方法
EP0697723A2 (en) A process for metallization of an insulator layer
JP2001345294A (ja) 半導体装置の製造方法
JPH09205145A (ja) 集積回路及びその製造方法
EP0076215B1 (en) Lift-off shadow mask
KR0177192B1 (ko) 미세패턴 형성방법
US5830774A (en) Method for forming a metal pattern on a substrate
US7241634B2 (en) Semiconductor device and method for producing the same
KR100289655B1 (ko) 반도체소자의금속배선형성방법
US6340636B1 (en) Method for forming metal line in semiconductor device
KR0153980B1 (ko) 평탄화방법
KR0170942B1 (ko) 평탄한 도선 패턴 형성 방법
KR0159398B1 (ko) 메탈층 형성 방법
US6548413B1 (en) Method to reduce microloading in metal etching
KR0131986B1 (ko) 미세 패턴 형성방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
KR100306905B1 (ko) 접촉홀형성방법
KR100246192B1 (ko) 반도체소자의 금속배선 형성방법
JPH05283518A (ja) 半導体装置の製造方法
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee