KR100928513B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100928513B1
KR100928513B1 KR1020070060457A KR20070060457A KR100928513B1 KR 100928513 B1 KR100928513 B1 KR 100928513B1 KR 1020070060457 A KR1020070060457 A KR 1020070060457A KR 20070060457 A KR20070060457 A KR 20070060457A KR 100928513 B1 KR100928513 B1 KR 100928513B1
Authority
KR
South Korea
Prior art keywords
photoresist
photoresist layer
semiconductor device
substrate
manufacturing
Prior art date
Application number
KR1020070060457A
Other languages
English (en)
Other versions
KR20080111909A (ko
Inventor
전승호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070060457A priority Critical patent/KR100928513B1/ko
Publication of KR20080111909A publication Critical patent/KR20080111909A/ko
Application granted granted Critical
Publication of KR100928513B1 publication Critical patent/KR100928513B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 소자를 구성하는 구조가 형성된 반도체 기판을 마련하는 단계와, 상기 기판 상에 제 1 포토레지스트 층을 형성하는 단계와, 상기 제 1 포토 레지스트 층 상에 상기 제 1 포토레지스트 층과 서로 다른 감광성을 가지고, 상기 제 1 포토레지스트 층의 두께보다 두꺼운 제 2 포토레지스트 층을 형성하는 단계와, 차단영역 및 노출영역을 가지는 마스크를 통해 상기 제 1 및 제 2 포토레지스트 층에 광을 조사하여 서로 다른 폭을 가지도록 상기 제 1 및 제 2 포토레지스트 층 각각에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 상기 기판 상에 금속 층을 형성하는 단계와, 상기 제 1 및 제 2 포토레지스트 패턴과 상기 제 1 및 제 2 포토레지스트 패턴 상에 형성된 금속 층을 제거하여 상기 기판 상에 금속 패턴을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판 상에 형성되는 금속 패턴을 불량을 방지함과 아울러, 제조공정을 간소화시켜 반도체 소자의 제조효율을 향상시킬 수 있다.
포토레지스트, 리프트-오프(lift-off), 패터닝(patterining)

Description

반도체 소자의 제조방법{manufacture method of semiconductor}
도 1은 금속 패턴이 형성된 기판을 나타내는 도면.
도 2a 내지 도 2f는 도 1에 도시된 금속 패턴을 형성하는 일반적인 방법을 나타내는 공정 단면도.
도 3은 본 발명의 실시 예에 의해 금속 패턴이 형성된 기판을 나타내는 도면.
도 4a 내지 도 4g는 본 발명의 실시 예에 따른 기판에 금속 패턴을 형성하는 방법을 나타내는 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 기판 20, 120 : 금속 패턴
22 : 더미 30 : 포토레지스트 층
50, 150 : 마스크 52, 152 : 차단영역
54, 154 : 노출영역 60, 160 : 자외선
70, 170 : 금속 층 122 : 포토레지스트 패턴
130 : 제 1 포토레지스트 층 140 : 제 2 포토레지스트 층
본 발명은 반도체 소자의 제조방법에 관한 것으로 특히, 기판에 금속 패턴을 미세하게 형성할 수 있는 반도체 제조방법에 관한 것이다.
도 1은 금속 패턴이 형성된 기판을 나타내는 도면이다.
도 1을 참조하면, 일반적인 포토레지스트(photoresist:PR)를 이용한 리쏘그래피(lithography) 방식은 금속 기판(10) 상에 포토레지스트(PR) 패터닝(Patterning)하여 금속을 애칭(Etching)함으로써 금속 패턴(Pattern)(20)을 형성한다.
도 2a 내지 도 2f는 도 1에 도시된 금속 패턴을 형성하는 방법을 나타내는 공정 단면도이다.
도 2a 내지 도 2f를 참조하면, 도 1 에 도시된 바와 같이, 기판(10) 상에 금속 패턴(20)을 형성하는 제조방법은 도 2a 도시된 바와 같이, 반도체 물질 또는 금속 재질의 기판(10)을 준비한다. 이후, 기판(10) 상에 포토레지스트 물질을 도포(코팅)한 후 경화(baking)시켜 포토레지스트 층(30)을 형성한다.
이후, 포토레지스트 층(30)이 형성된 기판(10) 상에 도 2c에 도시된 바와 같이, 차단영역(52)과 노출영역(54)이 형성된 마스크(50)를 배치하고, 기판(10)에 자외선(ultraviolet:UV)(60)을 조사한다.
차단영역(52)과 노출영역(54)이 형성된 마스크(50)를 이용하여 포토레지스트 층(30)에 자외선을 조사하면, 포토레지스트 층(30)의 영역 중에서 노출영역(54)에 의해 자외선이 조사되는 부분은 감광되어 포토레지스트가 삭제된다. 한편, 포토레 지스트 층(30)의 영역 중에서 차단영역(52)에 의해 자외선이 차단된 부분은 포토레지스트가 감광되지 않아 그대로 남게된다. 이러한 공정을 통해 기판(10) 상에 형성된 포토레지스트 층(30)에 회로 형상을 전사시킨다.
이후, 도 2d에 도시된 바와 같이, 금속 물질을 도포하여 금속 층(70)을 형성한다. 금속 층(70)은 포토레지스트 물질이 삭제 부분은 기판(10) 상에 형성되고, 포토레지스트가 잔존하는 부분에는 포토레지스트 층(30) 상에 형성된다.
이후, 포토레지스트 층(30)을 식각하여 기판(10) 상에 잔존하는 포토레지스트 층(30)과 포토레지스트 층(30) 상에 형성된 금속 층(70)을 제거한다. 이러한 공정을 통해 도 2e에 도시된 바와 같이, 기판(10) 상에 금속 패턴(20)을 형성한다.
이러한 제조방법에 의해 형성된 금속 패턴(20)에는 금속 층(70)의 형성 과정과 기판(10) 상에 잔존하는 포토레지스트 층(30)을 제거하는 공정에서 금속 패턴(20)에 원하지 않는 더미(82)가 생성되게 된다.
이러한 금속 패턴(20)의 더미(22)는 금속 패턴(20)을 기판(10)에 미세하게 형성할 경우에 도 2f에 도시된 바와 같이, 인접한 금속 패턴(22) 간에 접촉을 발생시켜 불량을 발생시키는 단점이 있다.
이러한 더미(22)의 발생을 방지하기 위해서는 금속 층(70) 및 포토레지스트 층(30)의 형성 및 식각 공정시 부가적인 공정이 추가되어야 한다. 그러나 이러한 추가적인 공정을 실사하더라도 미세한 금속 패턴(20)을 형성시 금속 패턴(20)의 균일도를 유지하기 어려워, 인접한 금속 패턴(22) 간에 접촉으로 인한 불량을 발생시키는 단점이 있다.
따라서, 본 발명의 목적은 기판 상에 미세 및 균일한 금속 패턴을 형설할 수 있는 반도체 소자의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 소자를 구성하는 구조가 형성된 반도체 기판을 마련하는 단계와, 상기 기판 상에 제 1 포토레지스트 층을 형성하는 단계와, 상기 제 1 포토 레지스트 층 상에 상기 제 1 포토레지스트 층과 서로 다른 감광성을 가지고, 상기 제 1 포토레지스트 층의 두께보다 두꺼운 제 2 포토레지스트 층을 형성하는 단계와, 차단영역 및 노출영역을 가지는 마스크를 통해 상기 제 1 및 제 2 포토레지스트 층에 광을 조사하여 서로 다른 폭을 가지도록 상기 제 1 및 제 2 포토레지스트 층 각각에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 상기 기판 상에 금속 층을 형성하는 단계와, 상기 제 1 및 제 2 포토레지스트 패턴과 상기 제 1 및 제 2 포토레지스트 패턴 상에 형성된 금속 층을 제거하여 상기 기판 상에 금속 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 1 포토레지스트 층이 3000Å 내지 4000Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 2 포토레지스트 층이 4100Å 내지 4500Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 1 포토레지스 트 층이 높은 감광성 및 낮은 H+ 확산속도를 가지는 물질로 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 2 포토레지스트 층이 낮은 감광성 및 높은 H+ 확산속도를 가지는 물질로 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 기판 상에 형성되는 상기 금속 패턴이 상기 제 2 포토레지스트 층에 형성되는 상기 포토레지스트 패턴의 폭과 같거나 작은 폭을 가지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 금속 패턴이 Ti 물질을 PVD 방법을 통해 110Å 내지 220Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 금속 패턴이 TiN 물질을 PVD 방법을 통해 1700Å 내지 3000Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 금속 패턴이 AlCu 물질을 PVD 방법을 통해 50Å 내지 500Å의 두께를 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 2 포토레지스트 층에 형성되는 포토레지스트 패턴이 상기 제 1 포토레지스트 층에 형성되는 포 토레지스트 패턴보다 작은 폭을 가지도록 형성되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 포토레지스트 패턴을 형성하는 단계에 있어서, 자외선, DUV, i-line 중 어느 하나의 광을 이용하여 노광공정을 실시하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방밥은 자외선을 1000W 내지 2000W의 출력으로 50msec 내지 500msec 동안 조사하여 노광공정을 실시하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 상기 제 1 및 제 2 포토레지스트 층에 형성되는 상기 포토레지스트 패턴이 "T" 형상을 가지는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판 상에 서로 다른 감광성 및 두께를 가지는 복수의 포토레지스트 층을 형성하고, 형성된 복수의 레지스트 층에 리쏘그래피 공정을 실시하여 T-top 형상의 미세 포토레지스트 패턴을 형성한다. 이러한 미세 포토레지스트 패턴을 이용하여 금속 층을 형성하고, 이후 잔존하는 포토레지스트 층 및 금속 층을 제거하여 기판 상에 미세 및 균일한 금속 패턴을 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.
도 3은 본 발명의 실시 예에 의해 금속 패턴이 형성된 기판을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 포토레지스트(photoresist:PR)를 이용한 리쏘그래피(lithography) 방식을 통해 반도체 또는 금속의 기판(110) 상에 복수의 포토레지스트(PR) 층을 이용한 패터닝(Patterning) 공정을 실시하고, 복수의 포토레지스트 층과 포토레지스트 층 상에 형성되는 금속 층을 식각(Etching)함으로써 기판(110) 상에 금속 패턴(Pattern)(120)을 형성한다.
리프트-오프(Lift-off) 방식은 기판 상에 포토레지스트(PR)를 패터팅(Patterning)한 후, 다른 박막을 포토레지스트 패턴 상에 코팅한다. 그리고 포토레지스트(PR)을 제거 즉, 리프트-오프(lift off)시키면 기판 상에는 포토레지스트(PR) 패턴(Pattern)과는 정반대의 다른 박막의 패턴(Pattern)이 형성된다.
본 발명의 실시 예에 따른 반도체 소자의 제조방밥은 리프트-오프(lift-off) 방식을 이용하여 기판(110) 상에 금속 패턴(120)을 형성한다.
리프트-오프 방식(lift-off technique)은 대개 포지티브(positive) 감광제를 사용하여 포토레지스트 물질을 기판(110) 상에 스핀 코팅(spin coating)한다. 이후, 소프트 베이킹 (soft baking) 또는 하드 베이킹(hard baking) 공정을 실시하여 포토레지스트 층을 경화시킨다.
이어서, 기판(110) 상에 형성된 복수의 포토레지스트 층(130, 140) 노광(exposure)시켜 포토레지스트 패턴을 형성한다.
도 4a 내지 도 4g는 도 3에 도시된 금속 패턴을 형성하는 방법을 나타내는 공정 단면도이다.
도 4a 내지 도 4g를 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 반도체 또는 금속 재질의 기판(110)(본 발명의 실시 예에서는 실리콘(Si) 기판을 적용) 상에 금속 패턴(120)을 형성하는 제조방법으로서 도 4a 도시된 바와 같이, 반도체 물질 또는 금속 재질의 기판(110)을 준비한다. 이후, 기판(110) 상에 높은 감광도(낮은 H+ 이동도 : low activity)를 가지는 포토레지스트 물질을 도포(코팅)한 후 경화(baking)시켜 3000Å 내지 4000Å의 두께를 가지는 제 1 포토레지스트 층(130)을 형성한다.
이후, 높은 감광도(낮은 H+ 이동도 : low activity) 및 3000Å 내지 4000Å의 두께를 가지는 제 1 포토레지스트 층(130)이 형성된 기판(110) 상에 낮은 감광도(높은 H+ 이동도 : high activity)를 가지는 포토레지스트 물질을 도포(코팅)한 후 경화(baking)시켜 제 1 포토레지스트 층(130)의 두께보다 두꺼운 4100Å 내지 4500Å의 두께를 가지는 제 2 포토레지스트 층(140)을 형성한다.
제 2 포토레지스트 층(140)을 제 1 포토레지스트 층(130)보다 두껍게 형성하는 것은 금속 패턴 형성시 미세 패턴을 형성시키기 위함이다. 또한, 제 2 포토레지스트 층(140)이 두껍게 형성됨으로 인해 구조적 안정성을 확보하고, 포토레지스트 공정시 공정 마진을 향상시키기 위함이다.
여기서, 포토레지스트(Photoresist) 물질의 도포(coat) 및 경화 공정은, 액상(liquid)의 포토레지스트 물질을 분사(dispense)한 후에 기판(110)을 높은 회전수로 회전시켜 균일한 얇은 막의 형태로 포토레지스트 물질을 기판(110) 전체에 도 포시킨다.
또한, 액상 타입(liquid type)의 포토레지스트가 아닌 필름 타입(film type)의 건식 필름(dry film)을 사용하기도 하며, 이 경우 스핀 코팅(spin coating) 대신 라미네이팅(laminating) 공정을 통해 포토레지스트 층을 형성한다.
이어서, 얇은 막의 형태로 도포된 포토레지스트 물질을 일정온도에서 경화(baking)시켜 포토레지스트의 용제(solvent)를 기화·제거시켜 단단하게 만드는 과정을 실시한다.
포토레지스트(photoresist)란 특정 파장대의 빛을 받으면(노광:photo exposure) 반응을 하는 일종의 감광 고분자 화합물(photosensitive polymer)이다. 이때, 반응이라 함은 포토레지스트의 일정 부분이 노광 되었을 때 노광된 부분의 고분자(polymer) 사슬이 끊어지거나 혹은 더 강하게 결합하는 것을 의미한다.
일반적으로 노광된 부분의 고분자(polymer) 결합사슬이 끊어지는 포토레지스트를 포지티브 포토레지스트(positive PR)라 하며 그 반대의 경우를 네거티브 포토레지스트(negative PR)라 한다.
또한, 그 형태에 있어서 액상(liquid)의 포토레지스트와 필름 형태(film type)의 포토레지스트로 구분한다. 일반적인 박막 필름 제조공정(thin film process)에서는 반응성(sensitivity, contrast 등)의 우수함으로 인해 AZ 계열의 포지티브 액상 포토레지스트(positive liquid PR)을 사용한다.
이후, 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)이 형성된 기판(110) 상에 도 4c에 도시된 바와 같이, 차단영역(152)과 노출영역(154)이 형성 된 마스크(150)를 배치하고, 기판(110)에 광을 조사사여 노광공정을 실시한다.
노광공정시 조사하는 광은 자외선, DUV, i-line 등을 사용하며 본 발명의 실시 예에서는 자외선(ultraviolet:UV)(160)을 조사하여 노광공정을 실시한다.
여기서, 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)에 조사되는 자외선(UV)의 강도 및 조사시간은, 1000W 내지 2000W의 출력으로 50msec 내지 500msec 동안 실시한다.
이러한, 자외선 조사공정을 통해 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)에 서로 다른 폭을 가지는 포토레지스트 패턴(122)을 형성한다.
자외선 이외의 광을 이용하여 노광공정을 실시 할 경우에는 각각의 광의 특성에 따라 광의 출력 및 조사시간이 달라질 수 있다.
노광이란 포토 마스크(photo mask)를 통해 자외선 영역의 빛을 조사(照射)함으로서 마스크(mask) 상에 형성된 미세회로 형상(pattern)을 coating된 포토레지스트 층(130, 140)에 전사(轉寫)하는 과정을 말한다. 마스크의 패턴은 얇은 크롬(chromium : Cr)과 같은 금속 막으로 형성되어 있으며 금속(Cr) 패턴 위에 조사된 빛은 반사되어 포토레지스트를 감광시키지 못하며, 금속(Cr) 패턴이 없는 부분은 자외선이 투과하여 포토레지스트를 감광시킴으로서 코팅된 포토레지스트 층(130, 140)에 미세 및 균일한 회로 형상을 전사시킨다.
포토레지스트의 종류에 따라 마스크 또한 네거티브(negative) 혹은 포지티브(positive)로 분류되며 포지티브 포토레지스트(PR)에 포지티브 마스크(positive mask)를 사용하거나 네거티브 포토레지스트(PR)에 네거티브 마스크(negative mask) 를 사용하면 포토레지스트 층(130, 140)에는 원상(original image)이, 그 외의 경우에는 역상(reverse image)이 형성된다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 앞에서 설명한 포지티브 마스크(positive mask) 또는 네거티브 마스크(negative mask)를 이용하는 원상(original image) 및 역상(reverse image)의 전사방법을 모두 적용할 수 있다.
차단영역(152)과 노출영역(154)이 형성된 마스크(150)를 이용하여 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)에 자외선을 조사하면, 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)의 영역 중에서 노출영역(154)에 의해 자외선이 조사되는 부분은 감광되어 포토레지스트가 삭제된다.
한편, 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)의 영역 중에서 차단영역(152)에 의해 자외선이 차단된 부분은 포토레지스트가 감광되지 않아 그대로 남게된다. 이러한 공정을 통해 도 4e에 도시된 바와 같이, 기판(110) 상에 형성된 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)에 T-top 형상의 포토레지스트 패턴(122)을 전사한다.
여기서, 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)에 T-top 형상의 포토레지스트 패턴(122)이 형성되는 것은 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)의 감광도 즉, H+의 확산 속도에 차이가 있기 때문이다.
감광도가 높은(낮은 H+ 이동도 : low activity) 제 1 포토레지스트 층(130)은 삭제되는 포토레지스트의 폭이 넓고, 감광도가 낮은(높은 H+ 이동도 : high activity) 제 2 포토레지스트 층(140)은 제 1 포토레지스트 층(130)보다 포토레지스트의 폭이 좁게 삭제되어 도 4e와 같이, T-top 형상의 포토레지스트 패턴(122)이 형성된다.
이후, 도 4f에 도시된 바와 같이, 금속 물질을 도포하여 금속 층(170)을 형성한다. 금속 층(170)은 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)의 포토레지스트 물질이 삭제 부분은 기판(110) 상에 형성되고, 포토레지스트 물질이 잔존하는 부분에는 제 2 포토레지스트 층(140) 상에 형성된다.
여기서, 금속 층(170)은 금속 물질을 열증착(thermal evaporation), 전자-빔 증착(e-beam evaporation), 스퍼터링(sputtering), 화학증착(CVD), MOCVD, MBE 등의 증착방법을 적용하여 형성할 수 있다.
본 발명의 실시 예에서는 스퍼터링(sputtering) PVD 방법을 이용하여 금속 층(170)을 형성하고, 증착 물질은 티타늄(titanium : Ti), 질화 티타늄(TiN), AlCu 등을 사용한다.
여기서, 금속 층(170)의 재료로 타타늄(Ti)을 사용할 경우에는 110Å 내지 220Å의 두께로 형성하고, 질화 티타늄(TiN)을 사용할 경우에는 1700Å 내지 3000Å의 두께로 형성하고, AlCu를 사용할 경우에는 50Å 내지 500Å의 두께로 형성한다.
이후, 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)을 식각하여 기판(110) 상에 잔존하는 제 1 포토레지스트 층(130) 및 제 2 포토레지스트 층(140)과 제 2 포토레지스트 층(140) 상에 형성된 금속 층(170)을 제거한다. 이러 한 공정을 통해 도 4g에 도시된 바와 같이, 기판(110) 상에 미세 및 균일한 금속 패턴(120)을 형성한다.
금속 패턴(120)은 금속 층(170)과 동일한 물질 및 두께로 형성된다. 즉, 금속 층(170)의 재료로 타타늄(Ti)을 사용할 경우에는 110Å 내지 220Å의 두께로 형성하고, 질화 티타늄(TiN)을 사용할 경우에는 1700Å 내지 3000Å의 두께로 형성하고, AlCu를 사용할 경우에는 50Å 내지 500Å의 두께로 형성된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판 상에 서로 다른 감광성 및 두께를 가지는 복수의 포토레지스트 층을 형성하고, 형성된 복수의 레지스트 층에 리쏘그래피 공정을 실시하여 T-top 형상의 미세 포토레지스트 패턴을 형성한다. 이러한 미세 포토레지스트 패턴을 이용하여 금속 층을 형성하고, 이후 잔존하는 포토레지스트 층 및 금속 층을 제거하여 기판 상에 미세 및 균일한 금속 패턴을 형성할 수 있다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 기판 상에 형성되는 금속 패턴을 불량을 방지함과 아울러, 제조공정을 간소화시켜 반도체 소자의 제조효율을 향상시킬 수 있다.

Claims (12)

  1. 반도체 소자를 구성하는 구조가 형성된 반도체 기판을 마련하는 단계와,
    상기 기판 상에 제 1 포토레지스트 층을 형성하는 단계와,
    상기 제 1 포토 레지스트 층 상에 상기 제 1 포토레지스트 층과 서로 다른 감광성을 가지고, 상기 제 1 포토레지스트 층의 두께보다 두꺼운 제 2 포토레지스트 층을 형성하는 단계와,
    차단영역 및 노출영역을 가지는 마스크를 통해 상기 제 1 및 제 2 포토레지스트 층에 광을 조사하여 서로 다른 폭을 가지도록 상기 제 1 및 제 2 포토레지스트 층 각각에 포토레지스트 패턴을 형성하는 단계와,
    상기 포토레지스트 패턴이 형성된 상기 기판 상에 금속 층을 형성하는 단계와,
    상기 제 1 및 제 2 포토레지스트 패턴과 상기 제 1 및 제 2 포토레지스트 패턴 상에 형성된 금속 층을 제거하여 상기 기판 상에 금속 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 포토레지스트 층은 3000Å 내지 4000Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 포토레지스트 층은 4100Å 내지 4500Å의 두께를 가지도록 형성되 는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 1 포토레지스트 층은 상기 제 2 포토레지스트 층보다 높은 감광성 및 낮은 H+ 확산속도를 가지는 물질로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 제 2 포토레지스트 층은 상기 제 1 포토레지스트 층보다 낮은 감광성 및 높은 H+ 확산속도를 가지는 물질로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 기판 상에 형성되는 상기 금속 패턴은 상기 제 2 포토레지스트 층에 형성되는 상기 포토레지스트 패턴의 폭과 같거나 작은 폭을 가지는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 금속 패턴은 Ti 물질을 PVD 방법을 통해 110Å 내지 220Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 금속 패턴은 TiN 물질을 PVD 방법을 통해 1700Å 내지 3000Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 금속 패턴은 AlCu 물질을 PVD 방법을 통해 50Å 내지 500Å의 두께를 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 제 2 포토레지스트 층에 형성되는 포토레지스트 패턴은 상기 제 1 포토레지스트 층에 형성되는 포토레지스트 패턴보다 작은 폭을 가지도록 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 1 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계에 있어서,
    상기 광은 자외선, DUV, i-line 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 자외선을 1000W 내지 2000W의 출력으로 50msec 내지 500msec 동안 조사 하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020070060457A 2007-06-20 2007-06-20 반도체 소자의 제조방법 KR100928513B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070060457A KR100928513B1 (ko) 2007-06-20 2007-06-20 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070060457A KR100928513B1 (ko) 2007-06-20 2007-06-20 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080111909A KR20080111909A (ko) 2008-12-24
KR100928513B1 true KR100928513B1 (ko) 2009-11-26

Family

ID=40369961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070060457A KR100928513B1 (ko) 2007-06-20 2007-06-20 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100928513B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170942B1 (ko) * 1995-07-31 1999-03-30 배순훈 평탄한 도선 패턴 형성 방법
KR0171364B1 (ko) * 1991-12-31 1999-03-30 황선두 탄성표면파장치의 전극형성방법
KR0177192B1 (ko) * 1994-10-31 1999-04-15 배순훈 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171364B1 (ko) * 1991-12-31 1999-03-30 황선두 탄성표면파장치의 전극형성방법
KR0177192B1 (ko) * 1994-10-31 1999-04-15 배순훈 미세패턴 형성방법
KR0170942B1 (ko) * 1995-07-31 1999-03-30 배순훈 평탄한 도선 패턴 형성 방법

Also Published As

Publication number Publication date
KR20080111909A (ko) 2008-12-24

Similar Documents

Publication Publication Date Title
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
GB2291207A (en) Method for forming deep resist patterns
JPH0217643A (ja) 金属リフトオフ方法
US20120145668A1 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US6040118A (en) Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist
JPH06267843A (ja) パターン形成方法
KR100928513B1 (ko) 반도체 소자의 제조방법
US5609994A (en) Method for patterning photoresist film having a stepwise thermal treatment
JP2023531704A (ja) リフトオフマスク構造体を形成するための方法
JP3625592B2 (ja) 位相反転マスクの製造方法
US8728721B2 (en) Methods of processing substrates
JP2713061B2 (ja) レジストパターンの形成方法
JP3398603B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR100763678B1 (ko) 반도체 소자의 포토레지스트 형성 방법
KR100734664B1 (ko) 랭뮤어 블로젯막의 배향 원리를 이용한 미세 패턴 형성방법
JPH02156244A (ja) パターン形成方法
JPH11204414A (ja) パターン形成法
JP2010118501A (ja) 半導体装置の製造方法
JP2712407B2 (ja) ２層フォトレジストを用いた微細パターンの形成方法
KR20070000534A (ko) 노광용 마스크 제조방법
KR101107346B1 (ko) 포토레지스트 형성방법
JP2002064054A (ja) レジストパターン、配線形成方法、及び電子部品
KR0138066B1 (ko) 위상반전마스크 제작 방법
TW202416055A (zh) 微影方法及微影系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee