JPH06333882A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH06333882A JPH06333882A JP12432393A JP12432393A JPH06333882A JP H06333882 A JPH06333882 A JP H06333882A JP 12432393 A JP12432393 A JP 12432393A JP 12432393 A JP12432393 A JP 12432393A JP H06333882 A JPH06333882 A JP H06333882A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- film
- insulating film
- semiconductor substrate
- taper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 テ−パ−角度のばらつきの発生等を防止し、
テ−パ−付きのコンタクトホ−ルを安定に形成する方法
を提供する。 【構成】 ドライエッチングにより、ほぼ垂直にコンタ
クトホ−ル（１３）を開口した後に、半導体基板（１
１）の上方から、Ａｒイオンをスパッタする。これによ
り、コンタクトホ−ル（１３）のエッジ部分の絶縁膜が
コンタクトホ−ル（１３）の底部へ移動する結果、テ−
パ−が形成される。テ−パ−角度θ1，θ2は一定のスパ
ッタ時間以上では飽和し、一定となる。
テ−パ−付きのコンタクトホ−ルを安定に形成する方法
を提供する。 【構成】 ドライエッチングにより、ほぼ垂直にコンタ
クトホ−ル（１３）を開口した後に、半導体基板（１
１）の上方から、Ａｒイオンをスパッタする。これによ
り、コンタクトホ−ル（１３）のエッジ部分の絶縁膜が
コンタクトホ−ル（１３）の底部へ移動する結果、テ−
パ−が形成される。テ−パ−角度θ1，θ2は一定のスパ
ッタ時間以上では飽和し、一定となる。
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホールの形
成方法に関し、さらに詳しく言えば、テーパー付きコン
タクトホールの形成方法に関する。
成方法に関し、さらに詳しく言えば、テーパー付きコン
タクトホールの形成方法に関する。
【０００２】
【従来の技術】従来、コンタクトホール（ビアホールを
含む。）にテーパーを付することにより、ステップカバ
レージを向上させる技術には種々のものがある。第１
に、テーパーエッチングと呼ばれるものがある。これ
は、図４に示す様に、半導体基板（１）上に形成したＢ
ＰＳＧ膜等の絶縁膜（２）にホトレジスト（３）を形成
し、これをマスクとしてドライエッチングする際に、ホ
トレジスト（３）を後退させたり、あるいは半導体基板
（１）の温度を下げたりして、テーパーを付している。
しかし、このようなドライエッチングのみでテーパーを
付ける方法では、ドライエッチング装置の状態により、
テーパー角度のばらつきが大きいという問題点がある。
含む。）にテーパーを付することにより、ステップカバ
レージを向上させる技術には種々のものがある。第１
に、テーパーエッチングと呼ばれるものがある。これ
は、図４に示す様に、半導体基板（１）上に形成したＢ
ＰＳＧ膜等の絶縁膜（２）にホトレジスト（３）を形成
し、これをマスクとしてドライエッチングする際に、ホ
トレジスト（３）を後退させたり、あるいは半導体基板
（１）の温度を下げたりして、テーパーを付している。
しかし、このようなドライエッチングのみでテーパーを
付ける方法では、ドライエッチング装置の状態により、
テーパー角度のばらつきが大きいという問題点がある。
【０００３】第２に、等方性エッチングと異方性エッチ
ングとを組み合わせたタイプのものがある。これは、図
５に示す様に、半導体基板（４）上に形成したＢＰＳＧ
膜等の絶縁膜（５）にホトレジスト（６）を形成し、こ
れをマスクとして、まず等方性エッチングにより絶縁膜
（５）の膜厚の途中までエッチングし、次いで異方性エ
ッチングにより残余の膜厚を完全に除去している。しか
し、この方法では等方性エッチングされた部分のホトレ
ジスト（６）が宙に浮くため、微細化が進みコンタクト
間の距離が短くなると、ホトレジスト（６）と絶縁膜
（５）との密着性に問題を生じ、剥がれやすくなる問題
点がある。
ングとを組み合わせたタイプのものがある。これは、図
５に示す様に、半導体基板（４）上に形成したＢＰＳＧ
膜等の絶縁膜（５）にホトレジスト（６）を形成し、こ
れをマスクとして、まず等方性エッチングにより絶縁膜
（５）の膜厚の途中までエッチングし、次いで異方性エ
ッチングにより残余の膜厚を完全に除去している。しか
し、この方法では等方性エッチングされた部分のホトレ
ジスト（６）が宙に浮くため、微細化が進みコンタクト
間の距離が短くなると、ホトレジスト（６）と絶縁膜
（５）との密着性に問題を生じ、剥がれやすくなる問題
点がある。
【０００４】さらに、第１、第２にの方法に共通する問
題点であるが、平坦化のために絶縁膜（５）の中間層に
ＳＯＧ膜（Spin On Glass)を形成した場合に、コンタク
トホールの側壁にＳＯＧ膜が露出する問題点がある。こ
のＳＯＧ膜は、吸湿性が高いので、コンタクトホールの
下地がＡｌ膜である場合には、ＳＯＧ膜から水分が再放
出されると、コンタクトホール底部にアルミナ（Ａｌ2
Ｏ3）が形成されやすくなり、コンタクト抵抗が高くな
るという問題を招く。
題点であるが、平坦化のために絶縁膜（５）の中間層に
ＳＯＧ膜（Spin On Glass)を形成した場合に、コンタク
トホールの側壁にＳＯＧ膜が露出する問題点がある。こ
のＳＯＧ膜は、吸湿性が高いので、コンタクトホールの
下地がＡｌ膜である場合には、ＳＯＧ膜から水分が再放
出されると、コンタクトホール底部にアルミナ（Ａｌ2
Ｏ3）が形成されやすくなり、コンタクト抵抗が高くな
るという問題を招く。
【０００５】
【発明が解決しようとする課題】以上のように、従来例
のコンタクトホールの形成方法では、テーパー付きのコ
ンタクトホールを安定に形成することができなかった。
のコンタクトホールの形成方法では、テーパー付きのコ
ンタクトホールを安定に形成することができなかった。
【０００６】
【課題を解決するための手段】本発明は、上記の問題点
に鑑みて為されたものであり、ドライエッチングによ
り、コンタクトホール（１３）を開口した後に、半導体
基板（１１）の上方からＡｒイオンをスパッタすること
により、コンタクトホール（１３）にテーパーを付する
ことを特徴としている。
に鑑みて為されたものであり、ドライエッチングによ
り、コンタクトホール（１３）を開口した後に、半導体
基板（１１）の上方からＡｒイオンをスパッタすること
により、コンタクトホール（１３）にテーパーを付する
ことを特徴としている。
【０００７】
【作用】本発明によれば、ＲＩＥ法等によりほぼ垂直に
コンタクトホ−ル（１３）を開口した後に、Ａｒイオン
をスパッタすることにより、コンタクトホ−ル（１３）
にテ−パ−を付している。実験結果によれば、この場合
のテ−パ−角度は、ある一定のスパッタ時間以上で飽和
するため、テ−パ−角度のばらつきを小さくすることが
できる。
コンタクトホ−ル（１３）を開口した後に、Ａｒイオン
をスパッタすることにより、コンタクトホ−ル（１３）
にテ−パ−を付している。実験結果によれば、この場合
のテ−パ−角度は、ある一定のスパッタ時間以上で飽和
するため、テ−パ−角度のばらつきを小さくすることが
できる。
【０００８】さらに、本発明によれば、平坦化のために
絶縁膜（１２）の中間層にＳＯＧ膜を形成した場合で
も、絶縁膜の再堆積によって、コンタクトホール（１
３）の側壁のＳＯＧ膜に蓋がされる結果、従来例の方法
のように水分の影響でコンタクト抵抗が高くなることが
ない。
絶縁膜（１２）の中間層にＳＯＧ膜を形成した場合で
も、絶縁膜の再堆積によって、コンタクトホール（１
３）の側壁のＳＯＧ膜に蓋がされる結果、従来例の方法
のように水分の影響でコンタクト抵抗が高くなることが
ない。
【０００９】
【実施例】次に、本発明の実施例を図１乃至図３を参照
して説明する。まず、図１に示す様に、半導体基板（１
１）上に減圧ＣＶＤ法により、シリコン酸化膜、ＢＰＳ
Ｇ膜、ＰＳＧ膜等の絶縁膜（１２）を形成し、ホトレジ
ストをマスクとして絶縁膜（１２）をドライエッチング
してコンタクトホール（１３）を形成する。本工程で
は、例えばＣＨＦ3ガス、ＣＦ4ガスおよびＯ2ガスを導
入したＲＩＥ法（Reactive Ion Etching)を適用してお
り、ほぼ垂直にコンタクトホール（１３）を開口してい
る。
して説明する。まず、図１に示す様に、半導体基板（１
１）上に減圧ＣＶＤ法により、シリコン酸化膜、ＢＰＳ
Ｇ膜、ＰＳＧ膜等の絶縁膜（１２）を形成し、ホトレジ
ストをマスクとして絶縁膜（１２）をドライエッチング
してコンタクトホール（１３）を形成する。本工程で
は、例えばＣＨＦ3ガス、ＣＦ4ガスおよびＯ2ガスを導
入したＲＩＥ法（Reactive Ion Etching)を適用してお
り、ほぼ垂直にコンタクトホール（１３）を開口してい
る。
【００１０】次に、図２に示す様に、半導体基板（１
１）の上方から、Ａｒイオンをスパッタすることによ
り、コンタクトホール（１３）にテーパーを付す。本工
程は、本発明の最も特徴とする工程であり、プラズマ方
式のドライエッチング装置を使用し、Ａｒガス流量５０
SCCM、真空度１００mTorr、電極温度１００℃、交流電
力８００Ｗ、スパッタ時間２００ｓｅｃ以上の条件でス
パッタしている。
１）の上方から、Ａｒイオンをスパッタすることによ
り、コンタクトホール（１３）にテーパーを付す。本工
程は、本発明の最も特徴とする工程であり、プラズマ方
式のドライエッチング装置を使用し、Ａｒガス流量５０
SCCM、真空度１００mTorr、電極温度１００℃、交流電
力８００Ｗ、スパッタ時間２００ｓｅｃ以上の条件でス
パッタしている。
【００１１】ドライエッチング装置の構成は、図３に示
す様に、支持台（２０）上に半導体基板（１１）がセッ
トされており、その上方にプラズマ発生部（２１）が設
置され、交流電源（２２）に接続されている。また、半
導体基板（１１）は、支持台（２０）を介して、接地電
位に接続されている。而して、プラズマ発生部（２１）
で発生されたＡｒイオンが、半導体基板（１１）の表面
にスパッタされるように構成されている。
す様に、支持台（２０）上に半導体基板（１１）がセッ
トされており、その上方にプラズマ発生部（２１）が設
置され、交流電源（２２）に接続されている。また、半
導体基板（１１）は、支持台（２０）を介して、接地電
位に接続されている。而して、プラズマ発生部（２１）
で発生されたＡｒイオンが、半導体基板（１１）の表面
にスパッタされるように構成されている。
【００１２】このようなＡｒイオンのスパッタの結果、
コンタクトホール（１３）には２段のテーパーが形成さ
れた。すなわち、図２において、θ1は約４５°であ
り、θ2は約６０°である。この角度は、スパッタ時間
２００ｓｅｃ以上では飽和し、ほとんど変化がなかっ
た。次に、上記の実験結果について考察すれば以下の通
りである。
コンタクトホール（１３）には２段のテーパーが形成さ
れた。すなわち、図２において、θ1は約４５°であ
り、θ2は約６０°である。この角度は、スパッタ時間
２００ｓｅｃ以上では飽和し、ほとんど変化がなかっ
た。次に、上記の実験結果について考察すれば以下の通
りである。
【００１３】まず、Ａｒスパッタによりテーパーが形成
されるのは、図２の破線で示したコンタクトホール（１
３）のエッジ部分がＡｒスパッタに晒された結果、コン
タクトホール（１３）の底部に移動したためと考えられ
る。この絶縁膜の移動は、膜表面がプラズマで発生した
Ａｒイオンによってエッチングされ、そのエッチングさ
れた膜粒子が下方に再堆積することにより起こるもので
ある。一方、絶縁膜（１２）の平坦部分でもこの再堆積
は生じると考えられるが、平坦部分ではもとの場所に再
堆積されるので膜の移動はない。よって、絶縁膜（１
２）の平坦部分では、ほとんど形状変化がなく、コンタ
クトホール（１３）のエッジ部分のみが削られ、底部に
再堆積されることで、テーパーが形成されると考えられ
る。
されるのは、図２の破線で示したコンタクトホール（１
３）のエッジ部分がＡｒスパッタに晒された結果、コン
タクトホール（１３）の底部に移動したためと考えられ
る。この絶縁膜の移動は、膜表面がプラズマで発生した
Ａｒイオンによってエッチングされ、そのエッチングさ
れた膜粒子が下方に再堆積することにより起こるもので
ある。一方、絶縁膜（１２）の平坦部分でもこの再堆積
は生じると考えられるが、平坦部分ではもとの場所に再
堆積されるので膜の移動はない。よって、絶縁膜（１
２）の平坦部分では、ほとんど形状変化がなく、コンタ
クトホール（１３）のエッジ部分のみが削られ、底部に
再堆積されることで、テーパーが形成されると考えられ
る。
【００１４】なお、絶縁膜の移動が起こった分、コンタ
クトホール（１３）の底部は、０.２〜０.３μｍ狭くな
っている。したがって、この差を考慮して、先のドライ
エッチング時にあらかじめその分大きくコンタクトホー
ル（１３）を開口しておくとよい。また、テーパー角度
がスパッタ時間２００ｓｅｃ以上では飽和する点につい
ては、テーパー角度はイオンエネルギーとスパッタ時間
で決定されるが、ある程度の時間でイオンエネルギーと
釣り合う角度が現れ、この角度はスパッタ時間を長くし
ても変わらないためと考えられる。したがって、スパッ
タ時間２００ｓｅｃ以上に設定することにより、安定し
たテ−パー角度が得られることがわかる。
クトホール（１３）の底部は、０.２〜０.３μｍ狭くな
っている。したがって、この差を考慮して、先のドライ
エッチング時にあらかじめその分大きくコンタクトホー
ル（１３）を開口しておくとよい。また、テーパー角度
がスパッタ時間２００ｓｅｃ以上では飽和する点につい
ては、テーパー角度はイオンエネルギーとスパッタ時間
で決定されるが、ある程度の時間でイオンエネルギーと
釣り合う角度が現れ、この角度はスパッタ時間を長くし
ても変わらないためと考えられる。したがって、スパッ
タ時間２００ｓｅｃ以上に設定することにより、安定し
たテ−パー角度が得られることがわかる。
【００１５】さらに、以上から明らかなように、平坦化
のために絶縁膜（１２）の中間層にＳＯＧ膜を形成した
場合にも、本発明は有効であることがわかる。これは、
従来の方法では、コンタクトホールの側壁にＳＯＧ膜が
露出することにより、コンタクト抵抗が高くなる等の問
題を生じたが、本発明によれば、絶縁膜の再堆積が起こ
り、コンタクトホール（１３）の側壁のＳＯＧ膜に蓋を
するため、このような問題は起こらないためである。
のために絶縁膜（１２）の中間層にＳＯＧ膜を形成した
場合にも、本発明は有効であることがわかる。これは、
従来の方法では、コンタクトホールの側壁にＳＯＧ膜が
露出することにより、コンタクト抵抗が高くなる等の問
題を生じたが、本発明によれば、絶縁膜の再堆積が起こ
り、コンタクトホール（１３）の側壁のＳＯＧ膜に蓋を
するため、このような問題は起こらないためである。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
ＲＩＥ法等によりほぼ垂直にコンタクトホ−ル（１３）
を開口した後に、Ａｒイオンをスパッタすることによ
り、絶縁膜の再堆積が起こり、これによりコンタクトホ
−ル（１３）にテ−パ−を付している。この場合のテ−
パ−角度は、ある一定のスパッタ時間以上で飽和するた
め、テ−パ−角度のばらつきを小さくすることができ
る。
ＲＩＥ法等によりほぼ垂直にコンタクトホ−ル（１３）
を開口した後に、Ａｒイオンをスパッタすることによ
り、絶縁膜の再堆積が起こり、これによりコンタクトホ
−ル（１３）にテ−パ−を付している。この場合のテ−
パ−角度は、ある一定のスパッタ時間以上で飽和するた
め、テ−パ−角度のばらつきを小さくすることができ
る。
【００１７】さらに、本発明によれば、平坦化のために
絶縁膜（１２）の中間層にＳＯＧ膜を形成した場合で
も、絶縁膜の再堆積によって、コンタクトホール（１
３）の側壁のＳＯＧ膜に蓋がされる結果、従来例のよう
に水分の影響でコンタクト抵抗が高くなることがない。
よって、特に多層のＡｌ配線構造のビアホ−ルの形成方
法として適しているものである。
絶縁膜（１２）の中間層にＳＯＧ膜を形成した場合で
も、絶縁膜の再堆積によって、コンタクトホール（１
３）の側壁のＳＯＧ膜に蓋がされる結果、従来例のよう
に水分の影響でコンタクト抵抗が高くなることがない。
よって、特に多層のＡｌ配線構造のビアホ−ルの形成方
法として適しているものである。
【図１】本発明のコンタクトホールの形成方法を説明す
る第１の断面図である。
る第１の断面図である。
【図２】本発明のコンタクトホールの形成方法を説明す
る第２の断面図である。
る第２の断面図である。
【図３】本発明の実施に係るドライエッチング装置の摸
式図である。
式図である。
【図４】従来例のコンタクトホールの形成方法を説明す
る第１の断面図である。
る第１の断面図である。
【図５】従来例のコンタクトホールの形成方法を説明す
る第２の断面図である。
る第２の断面図である。
Claims (2)
- 【請求項１】 絶縁膜に対するコンタクトホールの形成
方法において、ドライエッチングによりコンタクトホー
ルを開口した後に、半導体基板の上方からＡｒイオンを
スパッタすることにより、該コンタクトホールにテーパ
ーを付することを特徴とするコンタクトホールの形成方
法。 - 【請求項２】 前記絶縁膜の中間層にＳＯＧ膜を有する
ことを特徴とする請求項１記載のコンタクトホ−ルの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12432393A JPH06333882A (ja) | 1993-05-26 | 1993-05-26 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12432393A JPH06333882A (ja) | 1993-05-26 | 1993-05-26 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06333882A true JPH06333882A (ja) | 1994-12-02 |
Family
ID=14882499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12432393A Pending JPH06333882A (ja) | 1993-05-26 | 1993-05-26 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06333882A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112823A (ja) * | 2006-10-30 | 2008-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| CN109817531A (zh) * | 2019-02-02 | 2019-05-28 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法 |
-
1993
- 1993-05-26 JP JP12432393A patent/JPH06333882A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112823A (ja) * | 2006-10-30 | 2008-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| CN109817531A (zh) * | 2019-02-02 | 2019-05-28 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制作方法 |
| US11537016B2 (en) | 2019-02-02 | 2022-12-27 | Hefei Xinsheng Optoft Fctronics Technology Co., Ltd. | Method of manufacturing array substrate, and array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487652A (en) | Slope etch of polyimide | |
| US5746884A (en) | Fluted via formation for superior metal step coverage | |
| US4663832A (en) | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement | |
| US5629237A (en) | Taper etching without re-entrance profile | |
| JPH0135495B2 (ja) | ||
| JPH0212917A (ja) | 半導体装置の製造方法 | |
| US4939105A (en) | Planarizing contact etch | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| KR0179792B1 (ko) | 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법 | |
| US4708767A (en) | Method for providing a semiconductor device with planarized contacts | |
| US4631248A (en) | Method for forming an electrical contact in an integrated circuit | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
| JPH06333882A (ja) | コンタクトホールの形成方法 | |
| US5981385A (en) | Dimple elimination in a tungsten etch back process by reverse image patterning | |
| JPH0661195A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH06333886A (ja) | コンタクトホールの形成方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| JP2699644B2 (ja) | 半導体装置の製造方法 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JP3114640B2 (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JPH05182966A (ja) | 多層配線形成方法 |