JP2008112823A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2008112823A
JP2008112823A JP2006294157A JP2006294157A JP2008112823A JP 2008112823 A JP2008112823 A JP 2008112823A JP 2006294157 A JP2006294157 A JP 2006294157A JP 2006294157 A JP2006294157 A JP 2006294157A JP 2008112823 A JP2008112823 A JP 2008112823A
Authority
JP
Japan
Prior art keywords
gate electrode
forming
silicon carbide
contact hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006294157A
Other languages
English (en)
Other versions
JP5098294B2 (ja
Inventor
Hiroki Nakamura
広希 中村
Hiroyuki Ichikawa
宏之 市川
Hidekazu Okuno
英一 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006294157A priority Critical patent/JP5098294B2/ja
Priority to US11/976,217 priority patent/US7713805B2/en
Priority to KR1020070107491A priority patent/KR100942561B1/ko
Priority to DE102007051177A priority patent/DE102007051177B4/de
Priority to CN2007101812196A priority patent/CN101174568B/zh
Publication of JP2008112823A publication Critical patent/JP2008112823A/ja
Application granted granted Critical
Publication of JP5098294B2 publication Critical patent/JP5098294B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ゲート電極を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制する。
【解決手段】層間絶縁膜１０を形成するためのリフロー処理により、ゲート電極９の端部の丸め酸化も兼用して実施されるようにする。これにより、層間絶縁膜１０のリフロー処理をウェット雰囲気で行ったとしても、従来のようにゲート電極９の丸め酸化と層間絶縁膜１０のリフロー処理とを別々に行う場合と比べて、ゲート電極９の酸化量を少なくすることが可能となる。このため、ゲート電極９を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制でき、ゲート電極９がすべて酸化されてしまってゲート電極９の役割を果たさなくなったり、ゲート電極９とのオーミックコンタクトが取れなくなるという問題が発生を防止できる。
【選択図】図３

Description

本発明は、ＭＯＳ構造においてチャネル移動度の向上を図ることができる炭化珪素（以下、ＳｉＣという）半導体装置の製造方法に関するものである。
従来、特許文献１において、結晶面の面方位が（１１−２０）面となるａ面をチャネルに用いたＳｉＣ半導体装置において、水素アニールもしくはウェット雰囲気で処理することでＭＯＳ構造におけるチャネル移動度の向上を図ることができることが開示されている。具体的には、水素アニールやウェット雰囲気の濃度もしくは温度を選択することで、チャネル移動度の向上を図っている。
しかしながら、上記特許文献１に示される手法で得られるチャネル移動度ではまだ十分ではなく、更なるチャネル移動度の向上を図ることが期待されている。これに対し、本発明者らは、先に、特願２００６−１６２４４８において、ウェット雰囲気もしくは水素雰囲気により、ＳｉＣとゲート酸化膜との界面のダングリングボンドをＨもしくはＯＨにより終端する温度、言い換えると脱離する温度（以下、終端・脱離温度という）が決まっているという知見を示した。具体的には、主に８００〜９００℃においてＨもしくはＯＨの脱離が起こり、それ以上の温度では、さらにＨもしくはＯＨの脱離が進む。また、ＨもしくはＯＨによるダングリングボンドの終端は、脱離と同じ温度域で行われる。このため、終端・脱離温度は、主に８００〜９００℃であると考えられ、上述したＨもしくはＯＨによる終端を実現するためには、少なくとも８００℃以下となるまで、好ましくは７００℃以下になるまでウェット雰囲気もしくは水素雰囲気を維持し続ける必要がある。
したがって、ＭＯＳ構造のＳｉＣ半導体装置の製造方法では、上述したＨもしくはＯＨによる終端の効果を保持できるようにするためには、ゲート酸化膜形成工程の後に行われる各種工程において、８００℃（好ましくは７００℃）を超える熱処理を伴う工程をウェット雰囲気もしくは水素雰囲気で行っている。例えば、電界集中を防止するためにゲート電極の角部を丸める丸め酸化、ＢＰＳＧ膜などを成膜したのち層間絶縁膜形成のための１ｓｔリフロー処理、層間絶縁膜にコンタクトホールを形成した後にコンタクトホール内に埋め込まれる電極材料の断切れ防止（ステップカバレッジ性向上）のために行うコンタクトホール端部を丸める２ｎｄリフロー処理等が８００℃を超える熱処理に該当するため、これらの各工程をウェット雰囲気や水素雰囲気などで行うことが考えられる。
特開２００３−６９０１２号公報
しかしながら、ウェット雰囲気の熱処理を行う場合、ゲート電極を構成するポリシリコンが酸化される。そして、ポリシリコンの酸化量が大きいと、ゲート電極すべてが酸化されてしまってゲート電極の役割を果たさなくなったり、ゲート電極とのオーミックコンタクトが取れなくなるという問題が発生し得る。
本発明は上記点に鑑みて、ゲート電極を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制できるＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明では、ゲート電極（９）の上を含む半導体素子の上に層間絶縁膜（１０）の形成材料を成膜したのち、ウェット雰囲気を維持した状態で７００℃以上となるリフロー処理を行うことで層間絶縁膜（１０）を形成すると共にゲート電極（９）の端部の丸め酸化を行う工程を含んでいることを特徴としている。
このように、層間絶縁膜（１０）を形成するためのリフロー処理により、ゲート電極（９）の端部の丸め酸化も兼用して実施されるようにしている。このため、層間絶縁膜（１０）のリフロー処理をウェット雰囲気で行ったとしても、従来のようにゲート電極（９）の丸め酸化と層間絶縁膜（１０）のリフロー処理とを別々に行う場合と比べて、ゲート電極（９）の酸化量を少なくすることが可能となる。このため、ゲート電極（９）を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制でき、ゲート電極（９）がすべて酸化されてしまってゲート電極（９）の役割を果たさなくなったり、ゲート電極（９）とのオーミックコンタクトが取れなくなるという問題が発生を防止できる。
また、層間絶縁膜（１０）に対して第１不純物領域（６、７）に繋がる第１コンタクトホール（１１ａ）を形成すると共に、ゲート電極（９）繋がるコンタクトホール（１１ｂ）を形成する工程を行い、第１、第２コンタクトホール（１１ａ、１１ｂ）を形成する工程では、ウェットエッチングとドライエッチングを順番に行うことで、第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁を２段にすると好ましい。
具体的には、第１、第２コンタクトホール（１１ａ、１１ｂ）を形成する工程では、２段となった第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁のうち、ウェットエッチングが為された部分が第１不純物領域（６、７）もしくはゲート電極（９）の表面に対して為す角度（ａ２）に対して、ドライエッチングが為された部分が第１不純物領域（６、７）もしくはゲート電極（９）の表面に対して為す角度（ａ１）の方が大きくなるようにすると良い。
このように、ドライエッチングすることで上記角度をできるだけ大きくでき、素子の微細化を実現できると共に、ウェットエッチングすることでウェットエッチングした領域の側壁とドライエッチングした領域の側壁との為す角度を鈍角にでき、第１、第２コンタクトホール（１１ａ、１１ｂ）の角部を丸め処理した状態に近づけることが可能となる。
例えば、２段となった第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁のうち、ドライエッチングが為された部分が第１不純物領域（６、７）もしくはゲート電極（９）の表面に対して為す角度（ａ１）が７５度以上となるようにすると好ましい。また、２段となった第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁のうち、ウェットエッチングが為された部分が第１不純物領域（６、７）もしくはゲート電極（９）の表面に対して為す角度（ａ２）が１５度以下となるようにすると好ましい。
さらに、第１、第２コンタクトホール（１１ａ、１１ｂ）の形成工程の後に、不活性イオンをスパッタすることで、第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁の角部を滑らかにする工程を行うと好ましい。
このように、不活性イオン（例えばＡｒ）のスパッタにより、層間絶縁膜（１０）の表面および角部が除去され、凹凸が滑らかになる。このため、第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁の角部をより丸めることができ、層間絶縁膜（１０）を２ｎｄリフローしたときに近い形状にすることが可能となる。
一方、第１コンタクトホール（１１ａ）を形成する工程の後にリフロー処理を行い、リフロー処理の後に第２コンタクトホール（１１ｂ）を形成する工程を行うようにしても良い。
この場合にも、第２コンタクトホール（１１ｂ）を形成する工程において、ウェットエッチングとドライエッチングを順番に行うことで、第２コンタクトホール（１１ｂ）の側壁を２段にすることができる。
この場合、２段となった第２コンタクトホール（１１ｂ）の側壁のうち、ウェットエッチングが為された部分がゲート電極（９）の表面に対して為す角度（ａ２）に対して、ドライエッチングが為された部分がゲート電極（９）の表面に対して為す角度（ａ１）の方が大きくなるようにすると好ましい。
このように、ドライエッチングすることで上記角度をできるだけ大きくでき、素子の微細化を実現できると共に、ウェットエッチングすることでウェットエッチングした領域の側壁とドライエッチングした領域の側壁との為す角度を鈍角にでき、第２コンタクトホール（１１ｂ）の角部を丸め処理した状態に近づけることが可能となる。
例えば、２段となった第２コンタクトホール（１１ｂ）の側壁のうち、ドライエッチングが為された部分がゲート電極（９）の表面に対して為す角度（ａ１）が７５度以上となるようにすることができる。また、２段となった第２コンタクトホール（１１ｂ）の側壁のうち、ウェットエッチングが為された部分がゲート電極（９）の表面に対して為す角度（ａ２）が１５度以下となるようにすることができる。
この場合にも上記と同様に、第２コンタクトホール（１１ｂ）の形成工程の後に、不活性イオンをスパッタすることで、第２コンタクトホール（１１ｂ）の側壁の角部を滑らかにすることができる。
さらに、層間絶縁膜（１０）の下層において、ゲート電極（９）の表面と該ゲート電極（９）およびゲート絶縁膜（８）の側壁を覆うように、ウェット雰囲気中の酸素がゲート絶縁膜（８）側に入り込むことを遮断する遮断膜（２０）を形成する工程を含めることもできる。
このような遮断膜（２０）を形成すれば、層間絶縁膜（１０）の形成工程で用いられるウェット雰囲気中の酸素がダングリングボンドがＨもしくはＯＨの元素で終端された構造部分に入り込むことを遮断することができる。したがって、さらにゲート電極（９）の酸化を抑制することが可能となる。このような遮断膜（２０）としては、例えば窒化膜を用いることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態は、ＳｉＣ半導体装置を構成するプレーナ型ＭＯＳＦＥＴに対して本発明の一実施形態を適用したものである。図１に、プレーナ型ＭＯＳＦＥＴの断面構成を示すと共に、図２〜図３に、図１に示すプレーナ型ＭＯＳＦＥＴの製造工程を示し、これらを参照して、本実施形態のプレーナ型ＭＯＳＦＥＴの構造および製造方法について説明する。
図１に示すように、一面側を主表面とするＳｉＣからなるｎ+型の基板１にプレーナ型ＭＯＳＦＥＴが形成されている。ｎ+型の基板１には、例えば、４Ｈ−ＳｉＣで主表面がａ面、例えば（１１−２０）面で、不純物濃度が５×１０18ｃｍ-3程度のものが用いられている。
この基板１の主表面上にエピタキシャル成長されたＳｉＣからなるｎ型ドリフト層２が形成されている。ｎ型ドリフト層２は、例えば、不純物濃度が１×１０16ｃｍ-3程度とされ、厚さが１０μｍとされている。
ｎ型ドリフト層２の表層部には、ｐ型ベース領域３が複数個、互いに所定間隔空けて配置されるように形成されている。このｐ型ベース領域３は、例えば、１×１０19ｃｍ-3とされ、深さは０．７μｍとされている。
また、ｐ型ベース領域３の上には、エピタキシャル成長されたチャネル領域を構成するためのｎ型チャネル層（以下、チャネルエピ層という）４が形成されている。このチャネルエピ層４は、例えば、１×１０16ｃｍ-3程度の濃度、膜厚（深さ）は０．３μｍとされている。
このチャネルエピ層４を貫通してｐ型ベース領域３に達するように、ｐ+型のコンタクト領域５が形成されている。このコンタクト領域５は、例えば、３×１０20ｃｍ-3以上の高濃度とされ、深さは０．４μｍとされている。
そして、このコンタクト領域５よりも内側において、チャネルエピ層４を挟んだ両側にｎ+型ソース領域６、７が形成されている。これらは互いに離間するように形成されている。これらｎ+型ソース領域６、７は、例えば、３×１０20ｃｍ-3以上の高濃度とされ、深さは０．３μｍとされている。
また、チャネルエピ層４の表層部のうちｐ型ベース領域３の上に位置する部分をチャネル領域として、少なくともチャネル領域の表面を覆うように、例えば５２ｎｍの膜厚のゲート酸化膜８が形成されている。このゲート酸化膜８とチャネル領域を構成するチャネルエピ層４の界面では、ダングリングボンドがＨもしくはＯＨの元素で終端された構造となっている。
ゲート酸化膜８の表面には、例えば、ｎ型不純物（例えばＰ（リン））をドーピングしたポリシリコンからなるゲート電極９がパターニングされている。ゲート電極９の端部は丸みを帯びた形状となっている。
また、ゲート電極９およびゲート酸化膜８の残部を覆うように、例えばＢＰＳＧからなる層間絶縁膜１０が形成されている。この層間絶縁膜１０およびゲート酸化膜８には、コンタクト領域５やｎ+型ソース領域６、７に繋がるコンタクトホール１１ａやゲート電極９に繋がるコンタクトホール１１ｂ（図１とは別断面）などが形成されている。そして、コンタクトホール１１ａ、１１ｂを通じて、コンタクト領域５やｎ+型ソース領域６、７およびゲート電極９に電気的に接続されたＮｉもしくはＴｉ／Ｎｉからなるコンタクト部５ａ、６ａ、７ａ、９ａが備えられていると共に、Ｔｉからなる下地配線電極１２ａおよびＡｌからなる配線電極１２ｂによって構成されたソース電極１２やゲート配線が備えられている。
一方、基板１の裏面側には、基板１よりも高濃度となるｎ+型のドレインコンタクト領域１３が形成されている。そして、このドレインコンタクト領域１３には、例えばＮｉで構成された裏面電極となるドレイン電極１４が形成されている。このような構造により、プレーナ型ＭＯＳＦＥＴが構成されている。
このように構成されるプレーナ型ＭＯＳＦＥＴは、チャネルエピ層４つまりチャネル領域を電流経路として、電流経路の上下流に配置されたｎ+型ソース領域６、７とドレインコンタクト領域１３との間に電流を流す。そして、ゲート電極９への印加電圧を制御し、チャネル領域に形成される空乏層の幅を制御してそこに流す電流を制御することで、ｎ+型ソース領域６、７とドレインコンタクト領域１３との間に流す電流を制御できるようになっている。
次に、図２〜図３に示すプレーナ型ＭＯＳＦＥＴの製造工程を表した断面図を用いて、本実施形態のプレーナ型ＭＯＳＦＥＴの製造方法について説明する。
まず、図２（ａ）に示す工程では、ｎ+型の基板１を用意したのち、基板１の主表面にｎ型ドリフト層２を不純物濃度が１×１０16ｃｍ-3程度、厚さが１０μｍとなるようにエピタキシャル成長させる。
その後、図２（ｂ）に示す工程では、例えばＬＴＯ等のマスクを成膜したのち、フォトリソグラフィ工程を経て、ｐ型ベース領域３の形成予定領域上においてマスクを開口させる。そして、マスク上から、ｎ型ドリフト層２の表層部にｐ型不純物となるＡｌをイオン注入する。その後、マスクを除去したのち、１６００℃、３０分間の活性化アニールを行うことで、例えば、不純物濃度が１×１０19ｃｍ-3程度の濃度、深さが０．７μｍとなるｐ型ベース領域３を形成する。
続いて、図２（ｃ）に示す工程では、このｐ型ベース領域３の上に、例えば、１×１０16ｃｍ-3程度の濃度、膜厚（深さ）を０．３μｍとしたチャネルエピ層４をエピタキシャル成長させる。次いで、例えばＬＴＯ等のマスクを成膜したのち、フォトリソグラフィ工程を経て、コンタクト領域５の形成予定領域においてマスクを開口させる。そして、マスク上からＡｌをイオン注入する。また、マスクを除去した後、例えばＬＴＯ等のマスクを成膜し、基板表面を保護した後、基板１の裏面からＰをイオン注入する。さらに、マスクを除去後、例えばＬＴＯ等のマスクをもう一度成膜し、フォトリソグラフィ工程を経て、ｎ+型ソース領域６、７の形成予定領域上においてマスクを開口させる。その後、ｎ型不純物として例えばＰをイオン注入する。そして、マスクを除去したのち、例えば、１６００℃、３０分間の活性化アニールを行うことで、注入されたｐ型不純物およびｎ型不純物を活性化させる。これにより、コンタクト領域５やｎ+型ソース領域６、７さらにはドレインコンタクト領域１３が形成される。
次に、図２（ｄ）に示す工程では、ゲート酸化膜形成工程を行い、ゲート酸化膜８を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化によりゲート酸化膜８を形成している。このとき、ゲート酸化膜形成工程の雰囲気および温度コントロールを例えば以下のようにして行っている。
すなわち、室温から１０８０℃までの間は、不活性ガス雰囲気となる窒素（Ｎ2）雰囲気として１０℃／ｍｉｎの温度勾配で昇温させる。そして、１０８０℃に至ったらウェット（Ｈ2Ｏ）雰囲気にして６０分間温度を保持することで例えば５２ｎｍの膜厚のゲート酸化膜８を形成する。その後、ウェット雰囲気を維持したまま、１０℃／ｍｉｎ程度のレートで降温させる。このとき、７００℃以下に降温するまでウェット雰囲気を維持する。
このように、ゲート酸化膜形成工程の降温時にウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜８とチャネルエピ層４の界面では、ダングリングボンドがＨもしくはＯＨの元素で終端された構造となる。例えば、ゲート酸化膜８にＨもしくはＯＨが入り込んだ状態となる。
図３（ａ）に示す工程では、ゲート酸化膜８の表面にｎ型不純物をドーピングしたポリシリコン層を例えば６００℃の温度下で４４０ｎｍ程度成膜したのち、フォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてポリシリコン層およびゲート酸化膜８をパターニングする。これにより、ゲート電極９が形成される。
さらに、図３（ｂ）に示す工程では、層間絶縁膜１０を成膜する。例えば、プラズマＣＶＤにより、４２０℃でＢＰＳＧを６７０ｎｍ程度成膜し、その後、例えば、９３０℃、２０分間、ウェット雰囲気中でのリフロー処理を行うことで、層間絶縁膜１０を形成する。このときのウェット酸化の雰囲気および温度コントロールを、図４に示すプロファイルにて行う。
すなわち、室温から７００℃（終端・脱離温度未満）までの間は、不活性ガスとなる窒素（Ｎ2）雰囲気として昇温させる。そして、７００℃に至ったらウェット（Ｈ2Ｏ）雰囲気にして９３０℃まで例えば１０℃／ｍｉｎの温度勾配で昇温させ、９３０℃に至ったら、２０分間その温度を保持することでリフロー処理を行う。その後、ウェット雰囲気を維持したまま、例えば１０℃／ｍｉｎ以下のレートで２３分間掛けて７００℃以下まで降温させる。このとき、７００℃に降温するまでウェット雰囲気を維持し、６００℃に至ったらウェット雰囲気から再び窒素雰囲気に戻して、室温まで降温させる。これにより、層間絶縁膜１０内に含まれる水分が脱水される脱水処理が為される。
このように、層間絶縁膜１０のリフロー処理において終端・脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜８とチャネルエピ層４の界面のダングリングボンドからＨもしくはＯＨが脱離することを防止することができる。また、このようなリフロー処理を行うことにより、同時に、ゲート電極９の端部も丸まり、従来の丸め酸化が為される。このため、層間絶縁膜１０のリフロー処理とゲート電極９の端部の丸め酸化を兼用して実施することが可能となる。
続いて、図３（ｃ）に示す工程では、例えばフォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてパターニングすることで、層間絶縁膜１０をパターニングし、コンタクト領域５やｎ+型ソース領域６、７に繋がるコンタクトホール１１ａを形成すると共に、ゲート電極９に繋がるコンタクトホール１１ｂ（図３（ｃ）とは別断面）を形成する。
このとき、ウェットエッチングとドライエッチングを順番に行うことでコンタクトホール１１ａ、１１ｂの側壁が鈍角になるようにする。図５は、コンタクトホール１１ａ、１１ｂの側壁部分を拡大した断面図である。例えば、上述したように層間絶縁膜１０を６７０ｎｍ程度の膜厚とした場合、例えば２６０ｎｍ程度ウェットエッチングしたのち、残りをドライエッチングする。このような処理をすると、コンタクトホール１１ａ、１１ｂの側壁が２段となる。
このとき、基板表面（ｎ+型ソース領域６、７の表面もしくはゲート電極９の表面）に対してコンタクトホール１１ａ、１１ｂの側壁の為す角度が、ドライエッチングした領域の角度ａ１の方がウェットエッチングした領域の角度ａ２よりも大きくなるようにすると好ましい。例えば、基板表面（ｎ+型ソース領域６、７の表面もしくはゲート電極９の表面）に対してコンタクトホール１１ａ、１１ｂの側壁の為す角度が、ドライエッチングした領域においては７５度以上、ウェットエッチングした領域においては１５度以下にすると良い。このように、ドライエッチングすることで上記角度をできるだけ大きくでき、素子の微細化を実現できると共に、ウェットエッチングすることでウェットエッチングした領域の側壁とドライエッチングした領域の側壁との為す角度を鈍角にでき、コンタクトホール１１ａ、１１ｂの角部を丸め処理した状態に近づけることが可能となる。
そして、続けて不活性イオン、例えばＡｒスパッタを行う。図６は、このＡｒスパッタを行った後のコンタクトホール１１ａ、１１ｂの側壁部分を拡大した断面図である。この図に示されるようにＡｒスパッタにより、層間絶縁膜１０の表面および角部が除去され、凹凸が滑らかになる。このため、コンタクトホール１１ａ、１１ｂの側壁の角部をより丸めることができ、層間絶縁膜１０を２ｎｄリフローしなくても、２ｎｄリフローした場合に近い形状にすることが可能となる。このように２ｎｄリフローを避けられるため、２ｎｄリフローによるゲート電極９の酸化を防ぐことができる。
そして、図３（ｄ）に示すように、コンタクトホール１１ａ、１１ｂ内を埋め込むようにＮｉまたはＴｉ／Ｎｉからなるコンタクト金属層を成膜したのち、コンタクト金属層をパターニングすることで、コンタクト領域５およびｎ+型ソース領域６、７やゲート電極９に電気的に接続されたコンタクト部５ａ〜７ａ、９ａが形成される。また、ドレインコンタクト領域１３と接するように、基板１の裏面側にＮｉによるドレイン電極１４を形成する。そして、例えばＡｒ雰囲気下での７００℃以下の熱処理により電極シンタ処理を行うことで、各コンタクト部５ａ〜７ａ、９ａおよびドレイン電極１４をオーミック接触とする。このとき、コンタクト領域５、ｎ+型ソース領域６、７、ゲート電極９およびドレインコンタクト領域１３が上記のように高濃度とされているため、高温の熱処理工程などを行わなくても、十分に各種コンタクト部５ａ〜７ａやドレイン電極１４がオーミック接触となる。
その後、製造工程に関しては図示しないが、Ｔｉによって構成された下地配線電極１２ａおよびＡｌによって構成された配線電極１２ｂとによって構成されたソース電極１２や図１とは別断面に形成されたゲート配線が備えられことで、図１に示したプレーナ型ＭＯＳＦＥＴが完成する。
以上説明したプレーナ型ＭＯＳＦＥＴの製造方法では、層間絶縁膜１０を形成するためのリフロー処理により、ゲート電極９の端部の丸め酸化も兼用して実施されるようにしている。このため、層間絶縁膜１０のリフロー処理をウェット雰囲気で行ったとしても、従来のようにゲート電極９の丸め酸化と層間絶縁膜１０のリフロー処理とを別々に行う場合と比べて、ゲート電極９の酸化量を少なくすることが可能となる。このため、ゲート電極９を構成するためのポリシリコンがウェット雰囲気にて酸化されることを抑制でき、ゲート電極９がすべて酸化されてしまってゲート電極９の役割を果たさなくなったり、ゲート電極９とのオーミックコンタクトが取れなくなるという問題が発生を防止できる。
また、層間絶縁膜１０に対してゲート電極９と繋がるコンタクトホール１１ｂが形成されてからはウェット雰囲気での熱処理を避け、ウェットエッチングおよびドライエッチングの組み合わせやＡｒスパッタによって、コンタクトホール１１ａやゲート電極９に繋がるコンタクトホール１１ｂの側壁の角部が丸まった形状となるようにしている。このため、露出して酸化され易くなったゲート電極９が酸化されてしまうことを防止することが可能となり、より上記効果を得ることができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してＳｉＣ半導体装置の構造および製造方法の一部を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明し、同様の部分については説明を省略する。
上記第１本実施形態では、ゲート電極９とコンタクト領域５およびｎ+型ソース領域６、７とオーミック接触させる金属を同一の材料としたため、コンタクトホール１１ａとゲート電極９に繋がるコンタクトホール１１ｂを同一工程にて形成したが、本実施形態では、これらを異なる材料としている。具体的には、ゲート電極９に対してはＴｉをオーミック接触させ、コンタクト領域５およびｎ+型ソース領域６、７に対してはＮｉをオーミック接触させる。
以下、図７に示す本実施形態のプレーナ型ＭＯＳＦＥＴの製造工程を表した断面図を用いて、プレーナ型ＭＯＳＦＥＴの製造方法について説明する。
まず、第１実施形態に示した図２（ａ）〜（ｄ）および図３（ａ）に示す工程、つまりゲート電極９を形成する工程まで行う。そして、図７（ａ）に示す工程では、例えばＢＰＳＧ膜を成膜したのち、フォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いてパターニングすることで、コンタクト領域５やｎ+型ソース領域６、７に繋がるコンタクトホール１１ａを形成する。ただし、このときには、ゲート電極９に繋がるコンタクトホール１１ｂは形成しない。
その後、例えば、９３０℃、２０分間、ウェット雰囲気中でのリフロー処理を行うことで、層間絶縁膜１０を完成させると共に、ゲート電極９の端部の丸め処理およびコンタクトホール１１ａの端部の丸め処理を同時に行う。このときのウェット酸化の雰囲気および温度コントロールは、例えば、上述した図４に示すプロファイルにて行われる。
このように、層間絶縁膜１０のリフロー処理において終端・脱離温度以上となる場合に、ウェット雰囲気を維持するようにしている。これにより、ゲート酸化膜８とチャネルエピ層４の界面のダングリングボンドからＨもしくはＯＨが脱離することを防止することができる。また、このようなリフロー処理を行うことにより、同時に、ゲート電極９の端部も丸められるため、層間絶縁膜１０のリフロー処理とゲート電極９の丸め酸化を兼用して実施することが可能となる。なお、コンタクトホール１１ａを通じてＳｉＣ表面が露出した状態で熱処理が行われることになるが、９００℃程度の低温ではほとんどＳｉＣ表面は酸化されない。
また、図７（ｂ）に示す工程では、図３（ｃ）に示す工程と同様の処理を行う。ただし、コンタクトホール１１ａ内を埋め込むようにＮｉからなるコンタクト金属層を成膜したのち、コンタクト金属層をパターニングすることで、コンタクト領域５およびｎ+型ソース領域６、７に電気的に接続されたコンタクト部５ａ〜７ａが形成される。また、ドレインコンタクト領域１３と接するように、基板１の裏面側にＮｉによるドレイン電極１４を形成する。そして、例えばＡｒ雰囲気下での７００℃以下の熱処理により電極シンタ処理を行うことで、各コンタクト部５ａ〜７ａおよびドレイン電極１４をオーミック接触とする。
そして、図７（ｃ）に示す工程では、フォトリソグラフィ・エッチングにて形成されたレジストをマスクとして用いて層間絶縁膜１０をパターニングすることで、ゲート電極９に繋がるコンタクトホール１１ｂを形成する。
このとき、上述した図３（ｃ）に示す工程と同様に、ウェットエッチングとドライエッチングを順番に行うことでコンタクトホール１１ｂの側壁が鈍角になるようにする。このようにウェットエッチングすることでウェットエッチングした領域の側壁とドライエッチングした領域の側壁との為す角度を鈍角にでき、コンタクトホール１１ａの角部を丸め処理した状態に近づけることが可能となる。
そして、続けて不活性イオン、例えばＡｒスパッタを行うことで、層間絶縁膜１０の表面の凹凸を滑らかにする。これにより、コンタクトホール１１ｂの側壁の角部をより丸めることができ、層間絶縁膜１０を２ｎｄリフローしたときに近い形状にすることが可能となる。
その後、図示しないが、Ｔｉによって構成された下地配線電極１２ａおよびＡｌによって構成された配線電極１２ｂとによって構成されたソース電極１２が備えられことで、図１に示したプレーナ型ＭＯＳＦＥＴが完成する。
以上説明したように、本実施形態の製造方法でも、層間絶縁膜１０を形成するためのリフロー処理により、ゲート電極９の端部の丸め酸化やコンタクトホール１１ａの端部の丸め処理も兼用して実施できる。このため、第１実施形態と同様の効果を得ることが可能となる。また、ゲート電極９とコンタクト領域５およびｎ+型ソース領域６、７とオーミック接触させる金属を異なるものとする場合には、コンタクトホール１１ａ、１１ｂをそれぞれ別工程で形成することもできる。このため、ゲート電極９に繋がるコンタクトホール１１ｂを形成する工程をリフロー処理などの後に行うようにすることで、ゲート電極９が酸化されてしまうことを極力防ぐことが可能となる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、第１実施形態に対してＳｉＣ半導体装置の構造および製造方法の一部を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図８は本実施形態のプレーナ型ＭＯＳＦＥＴの断面図である。この図に示されるように、第１実施形態に示した図１のプレーナ型ＭＯＳＦＥＴに対して、ウェット雰囲気中の酸素を遮断するための遮断膜を構成する窒化膜２０を備えた点が異なっている。窒化膜２０は、ゲート電極９の表面からゲート電極９およびゲート酸化膜８の端部（側壁）上にわたって形成され、ゲート酸化膜８とチャネル領域を構成するチャネルエピ層４の界面、すなわちダングリングボンドがＨもしくはＯＨの元素で終端された構造部分を覆うように配置されている。このような窒化膜２０にて製造工程中にウェット雰囲気中の酸素がダングリングボンドがＨもしくはＯＨの元素で終端された構造部分に入り込むことを遮断できるようにしている。
以下、図９に示す本実施形態のプレーナ型ＭＯＳＦＥＴの製造工程を表した断面図を用いて、プレーナ型ＭＯＳＦＥＴの製造方法について説明する。
まず、第１実施形態に示した図２（ａ）〜（ｄ）および図３（ａ）に示す工程、つまりゲート電極９を形成する工程まで行う。そして、図３（ａ）に示した工程の後、例えば８７５℃程度の温度で丸め酸化を行い、ゲート電極９の端部を丸める。
続いて、図９（ａ）に示す工程では、ゲート電極９の表面やゲート電極９およびゲート酸化膜８の端部の上に窒化膜２０を５０ｎｍ以上、例えば１００ｎｍ程度成膜する。そして、これ以降の工程では、図９（ｂ）〜（ｄ）に示す工程等において、層間絶縁膜１０の形成工程、コンタクトホール１１ａ、１１ｂの形成工程、コンタクト部５ａ〜７ａ、９ａの形成工程、ドレイン電極１４の形成工程、ソース電極１２や図８とは別断面に形成されたゲート配線の形成工程等、図３（ｂ）〜（ｄ）に示す工程を行うことで図８に示すプレーナ型ＭＯＳＦＥＴが完成する。
このように、本実施形態では、遮断膜を構成する窒化膜２０を形成したのち、層間絶縁膜１０の形成工程を行っている。このため、層間絶縁膜１０の形成工程で用いられるウェット雰囲気中の酸素がダングリングボンドがＨもしくはＯＨの元素で終端された構造部分に入り込むことを遮断することができる。したがって、さらにゲート電極９の酸化を抑制することが可能となる。
また、窒化膜２０の形成工程以外に関しては、第１実施形態と同様の製造工程を行っているため、第１実施形態と同様の効果を得ることも可能となる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第２実施形態の製造方法について、第３実施形態で示した遮断膜を構成する窒化膜２０を備えるようにしたものである。このため、ここでは第２実施形態と異なる部分についてのみ説明する。なお、プレーナ型ＭＯＳＦＥＴの構造自体は図８と同様となる。
以下、図１０に示す本実施形態のプレーナ型ＭＯＳＦＥＴの製造工程を表した断面図を用いて、プレーナ型ＭＯＳＦＥＴの製造方法について説明する。
まず、第１実施形態に示した図２（ａ）〜（ｄ）および図３（ａ）に示す工程、つまりゲート電極９を形成する工程まで行う。そして、図３（ａ）に示した工程の後、例えば８７５℃程度の温度で丸め酸化を行い、ゲート電極９の端部を丸める。
続いて、図１０（ａ）に示す工程では、上述した図９（ａ）と同様に、ゲート電極９の表面やゲート電極９およびゲート酸化膜８の端部の上に窒化膜２０を５０ｎｍ以上、例えば１００ｎｍ程度成膜する。そして、これ以降の工程では、図１０（ｂ）〜（ｄ）に示す工程等において、層間絶縁膜１０の形成工程、コンタクトホール１１ａの形成工程、ウェット雰囲気でのリフロー工程、コンタクト部５ａ〜７ａ、９ａの形成工程、ドレイン電極１４の形成工程、コンタクトホール１１ｂの形成工程、ソース電極１２や図８とは別断面に形成されたゲート配線の形成工程等、図７（ｂ）〜（ｄ）に示す工程を行うことで本実施形態のプレーナ型ＭＯＳＦＥＴが完成する。
このように、本実施形態でも、第３実施形態と同様に、遮断膜を構成する窒化膜２０を形成したのち、層間絶縁膜１０の形成工程を行っている。このため、層間絶縁膜１０の形成工程で用いられるウェット雰囲気中の酸素がダングリングボンドがＨもしくはＯＨの元素で終端された構造部分に入り込むことを遮断することができる。したがって、さらにゲート電極９の酸化を抑制することが可能となる。
また、窒化膜２０の形成工程以外に関しては、第２実施形態と同様の製造工程を行っているため、第１実施形態と同様の効果を得ることも可能となる。
（他の実施形態）
上記第１〜第４実施形態ではＳｉＣ半導体装置に備えられる半導体素子の一例としてプレーナ型ＭＯＳＦＥＴを例に挙げて説明したが、ＭＯＳ構造の半導体装置であれば、本発明を適用することができる。すなわち、炭化珪素からなる基板を用意し、この基板上に、炭化珪素からなるチャネル領域を形成する工程と、このチャネル領域を電流経路として、該電流経路の上下流に配置される第１不純物領域および第２不純物領域を形成する工程と、チャネル領域の表面にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上にゲート電極を形成する工程とを行うことでＭＯＳ構造を構成する炭化珪素製造装置に本発明の製造方法を適用できる。このような炭化珪素製造装置では、ゲート電極への印加電圧を制御することでチャネル領域に形成されるチャネルを制御し、第１不純物領域および第２不純物領域び間に流れる電流を制御する。
なお、上記第１〜第４実施形態で示したプレーナ型ＭＯＳＦＥＴの場合、第１不純物領域がｎ+型ソース領域６、７、第２不純物領域がドインコンタクト領域１３に相当する。ただし、第２不純物領域としてドレインコンタクト領域１３を形成しているが、基板１の不純物濃度が高ければドレインコンタクト領域１３を備えなくても良い。この場合には、基板１が第２不純物領域になる。また、ゲート酸化膜８がゲート絶縁膜に相当する。ここではゲート絶縁膜としてゲート酸化膜８しか示していないが、周知となっている他の構造のゲート絶縁膜（例えば酸化膜と窒化膜との積層膜等）であっても構わない。
また、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、パソコン出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
本発明の第１実施形態におけるプレーナ型ＭＯＳＦＥＴの断面構成を示す図である。 図１に示すプレーナ型ＭＯＳＦＥＴの製造工程を示した断面図である。 図２に続くプレーナ型ＭＯＳＦＥＴの製造工程を示した断面図である。 層間絶縁膜を形成する際のウェット酸化の雰囲気および温度コントロールのプロファイルを示したグラフである。 層間絶縁膜に形成したコンタクトホールの側壁部分を拡大した断面図である。 Ａｒスパッタを行った後のコンタクトホールの側壁部分を拡大した断面図である。 本発明の第２実施形態のプレーナ型ＭＯＳＦＥＴの製造工程を示す断面図である。 本発明の第３実施形態のプレーナ型ＭＯＳＦＥＴの断面図である。 図８に示すプレーナ型ＭＯＳＦＥＴの製造工程を示す断面図である。 本発明の第４実施形態のプレーナ型ＭＯＳＦＥＴの製造工程を示す断面図である。
符号の説明
１…基板、２…ｎ型ドリフト層、３…ｐ型ベース領域、４…チャネルエピ層、５…コンタクト領域、６…ゲート酸化膜、６、７…ｎ+型ソース領域、５ａ〜７ａ…コンタクト部、８…ゲート酸化膜、９…ゲート電極、１０…層間絶縁膜、１１ａ、１１ｂ…コンタクトホール、１２…ソース電極、１２ａ…下地配線電極、１２ｂ…配線電極、１３…ドレインコンタクト領域、１４…ドレイン電極、２０…窒化膜。

Claims (15)

  1. 炭化珪素からなる基板（１）と、
    前記基板（１）に形成された炭化珪素からなるチャネル領域（４）と、
    前記チャネル領域（４）を電流経路として、該電流経路の上下流に配置された第１不純物領域（６、７）および第２不純物領域（１、１３）と、
    前記チャネル領域（４）の表面に備えたゲート絶縁膜（８）と、
    前記ゲート絶縁膜（８）の上に形成されたゲート電極（９）と、を備えることで構成したＭＯＳ構造を有し、
    前記ゲート電極（９）への印加電圧を制御することで前記チャネル領域（４）に形成されるチャネルを制御し、前記第１不純物領域（６、７）および前記第２不純物領域（１、１３）の間に流れる電流を制御する炭化珪素半導体装置の製造方法であって、
    前記ゲート電極（９）の上を含む前記半導体素子の上に層間絶縁膜（１０）の形成材料を成膜したのち、ウェット雰囲気を維持した状態で７００℃以上となるリフロー処理を行うことで前記層間絶縁膜（１０）を形成すると共に前記ゲート電極（９）の端部の丸め酸化を行う工程を含んでいることを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記層間絶縁膜（１０）に対して前記第１不純物領域（６、７）に繋がる第１コンタクトホール（１１ａ）を形成すると共に、前記ゲート電極（９）繋がるコンタクトホール（１１ｂ）を形成する工程を含み、
    前記第１、第２コンタクトホール（１１ａ、１１ｂ）を形成する工程では、ウェットエッチングとドライエッチングを順番に行うことで、前記第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁を２段にすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記第１、第２コンタクトホール（１１ａ、１１ｂ）を形成する工程では、前記２段となった前記第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁のうち、前記第１不純物領域（６、７）もしくは前記ゲート電極（９）の表面に対して為す角度（ａ２）に対して、前記ドライエッチングが為された部分が前記第１不純物領域（６、７）もしくは前記ゲート電極（９）の表面に対して為す角度（ａ１）が前記ウェットエッチングが為された部分の方が大きくなるようにすることを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記第１、第２コンタクトホール（１１ａ、１１ｂ）を形成する工程では、前記２段となった前記第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁のうち、前記ドライエッチングが為された部分が前記第１不純物領域（６、７）もしくは前記ゲート電極（９）の表面に対して為す角度（ａ１）が７５度以上となるようにすることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記第１、第２コンタクトホール（１１ａ、１１ｂ）を形成する工程では、前記２段となった前記第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁のうち、前記ウェットエッチングが為された部分が前記第１不純物領域（６、７）もしくは前記ゲート電極（９）の表面に対して為す角度（ａ２）が１５度以下となるようにすることを特徴とする請求項３または４に記載の炭化珪素半導体装置の製造方法。
  6. 前記第１、第２コンタクトホール（１１ａ、１１ｂ）の形成工程の後に、不活性イオンをスパッタすることで、前記第１、第２コンタクトホール（１１ａ、１１ｂ）の側壁の角部を滑らかにする工程を含んでいることを特徴とする請求項２ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
  7. 前記層間絶縁膜（１０）に対して前記第１不純物領域（６、７）に繋がる第１コンタクトホール（１１ａ）を形成する工程と、
    前記層間絶縁膜（１０）に対して前記ゲート電極（９）繋がる第２コンタクトホール（１１ｂ）を形成する工程とを含み、
    前記第１コンタクトホール（１１ａ）を形成する工程の後に前記リフロー処理を行い、前記リフロー処理の後に前記第２コンタクトホール（１１ｂ）を形成する工程を行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  8. 前記第２コンタクトホール（１１ｂ）を形成する工程では、ウェットエッチングとドライエッチングを順番に行うことで、前記第２コンタクトホール（１１ｂ）の側壁を２段にすることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 前記第２コンタクトホール（１１ｂ）を形成する工程では、前記２段となった前記第２コンタクトホール（１１ｂ）の側壁のうち、前記ウェットエッチングが為された部分が前記ゲート電極（９）の表面に対して為す角度（ａ２）に対して、前記ドライエッチングが為された部分が前記ゲート電極（９）の表面に対して為す角度（ａ１）の方が大きくなるようにすることを特徴とする請求項８に記載の炭化珪素半導体装置の製造方法。
  10. 前記第２コンタクトホール（１１ｂ）を形成する工程では、前記２段となった前記第２コンタクトホール（１１ｂ）の側壁のうち、前記ドライエッチングが為された部分が前記ゲート電極（９）の表面に対して為す角度（ａ１）が７５度以上となるようにすることを特徴とする請求項９に記載の炭化珪素半導体装置の製造方法。
  11. 前記第２コンタクトホール（１１ｂ）を形成する工程では、前記２段となった前記第２コンタクトホール（１１ｂ）の側壁のうち、前記ウェットエッチングが為された部分が前記ゲート電極（９）の表面に対して為す角度（ａ２）が１５度以下となるようにすることを特徴とする請求項３または４に記載の炭化珪素半導体装置の製造方法。
  12. 前記第２コンタクトホール（１１ｂ）の形成工程の後に、不活性イオンをスパッタすることで、前記第２コンタクトホール（１１ｂ）の側壁の角部を滑らかにする工程を含んでいることを特徴とする請求項８ないし１１のいずれか１つに記載の炭化珪素半導体装置の製造方法。
  13. 前記層間絶縁膜（１０）の下層において、前記ゲート電極（９）の表面と該ゲート電極（９）および前記ゲート絶縁膜（８）の側壁を覆うように、前記ウェット雰囲気中の酸素が前記ゲート絶縁膜（８）側に入り込むことを遮断する遮断膜（２０）を形成する工程を含んでいることを特徴とする請求項１ないし１２のいずれか１つに記載の炭化珪素半導体装置。
  14. 前記遮断膜（２０）を形成する工程では、前記遮断膜（２０）として窒化膜を用いることを特徴とする請求項１３に記載の炭化珪素半導体装置の製造方法。
  15. 前記基板（１）のａ面を用いて前記半導体素子を形成することを特徴とする請求項１ないし１４のいずれか１つに記載の炭化珪素半導体装置の製造方法。
JP2006294157A 2006-10-30 2006-10-30 炭化珪素半導体装置の製造方法 Expired - Fee Related JP5098294B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006294157A JP5098294B2 (ja) 2006-10-30 2006-10-30 炭化珪素半導体装置の製造方法
US11/976,217 US7713805B2 (en) 2006-10-30 2007-10-23 Method of manufacturing silicon carbide semiconductor device
KR1020070107491A KR100942561B1 (ko) 2006-10-30 2007-10-24 탄화규소 반도체 장치를 제조하는 방법
DE102007051177A DE102007051177B4 (de) 2006-10-30 2007-10-25 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
CN2007101812196A CN101174568B (zh) 2006-10-30 2007-10-25 碳化硅半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294157A JP5098294B2 (ja) 2006-10-30 2006-10-30 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008112823A true JP2008112823A (ja) 2008-05-15
JP5098294B2 JP5098294B2 (ja) 2012-12-12

Family

ID=39265149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006294157A Expired - Fee Related JP5098294B2 (ja) 2006-10-30 2006-10-30 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7713805B2 (ja)
JP (1) JP5098294B2 (ja)
KR (1) KR100942561B1 (ja)
CN (1) CN101174568B (ja)
DE (1) DE102007051177B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139292A (ja) * 2016-02-02 2017-08-10 富士電機株式会社 半導体装置及びその製造方法
JP2018174357A (ja) * 2018-08-09 2018-11-08 ローム株式会社 半導体装置
JP2022533139A (ja) * 2019-05-16 2022-07-21 ウルフスピード インコーポレイテッド リフローされた金属間誘電体層を有するパワー半導体デバイス

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
US10367089B2 (en) * 2011-03-28 2019-07-30 General Electric Company Semiconductor device and method for reduced bias threshold instability
JP5646570B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置及びその製造方法
CN105009295B (zh) * 2013-03-29 2017-10-10 富士电机株式会社 半导体装置及半导体装置的制造方法
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE112015000352B4 (de) 2014-03-11 2024-06-06 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung und Siliciumcarbid-Halbleitervorrichtung
DE112015000244T5 (de) * 2014-07-23 2016-09-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
US20210343847A1 (en) * 2020-04-30 2021-11-04 Cree, Inc. Diffusion and/or enhancement layers for electrical contact regions

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133765A (ja) * 1985-12-05 1987-06-16 Nec Corp 半導体装置の製造方法
JPS62165365A (ja) * 1986-01-17 1987-07-21 Nec Corp 半導体装置
JPH06333882A (ja) * 1993-05-26 1994-12-02 Sanyo Electric Co Ltd コンタクトホールの形成方法
JPH07202185A (ja) * 1993-12-28 1995-08-04 Sharp Corp 縦型ｍｏｓトランジスタの製造方法
JPH07235676A (ja) * 1994-02-24 1995-09-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003008016A (ja) * 2001-06-19 2003-01-10 Denso Corp 半導体装置の製造方法
JP2003309262A (ja) * 2002-04-17 2003-10-31 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2005340776A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 半導体素子及びその製造方法
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737977A (ja) 1993-06-28 1995-02-07 Nikon Corp 半導体装置
JP3220300B2 (ja) 1993-07-16 2001-10-22 株式会社東芝 半導体装置の製造方法
KR19980036803A (ko) 1996-11-19 1998-08-05 김광호 반도체 소자의 제조 방법
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
KR100265754B1 (ko) 1997-04-22 2000-10-02 윤종용 보이드프리반도체장치의제조방법
US5731236A (en) * 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
KR100230651B1 (ko) * 1997-06-16 1999-11-15 윤종용 습식 산화를 이용한 박막의 산화막 형성 방법
US6309928B1 (en) * 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
JP2000260867A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
KR20010095470A (ko) 2000-03-30 2001-11-07 윤종용 반도체소자
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
JP4525958B2 (ja) 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP4029595B2 (ja) 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
DE10394374B4 (de) 2002-06-28 2013-02-21 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und Verfahren zur Herstellung derselben
JP3961399B2 (ja) 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
CN1532943B (zh) * 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
US7446006B2 (en) * 2005-09-14 2008-11-04 Freescale Semiconductor, Inc. Semiconductor fabrication process including silicide stringer removal processing
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133765A (ja) * 1985-12-05 1987-06-16 Nec Corp 半導体装置の製造方法
JPS62165365A (ja) * 1986-01-17 1987-07-21 Nec Corp 半導体装置
JPH06333882A (ja) * 1993-05-26 1994-12-02 Sanyo Electric Co Ltd コンタクトホールの形成方法
JPH07202185A (ja) * 1993-12-28 1995-08-04 Sharp Corp 縦型ｍｏｓトランジスタの製造方法
JPH07235676A (ja) * 1994-02-24 1995-09-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003008016A (ja) * 2001-06-19 2003-01-10 Denso Corp 半導体装置の製造方法
JP2003309262A (ja) * 2002-04-17 2003-10-31 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2005340776A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 半導体素子及びその製造方法
JP2006128191A (ja) * 2004-10-26 2006-05-18 Nissan Motor Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139292A (ja) * 2016-02-02 2017-08-10 富士電機株式会社 半導体装置及びその製造方法
JP2018174357A (ja) * 2018-08-09 2018-11-08 ローム株式会社 半導体装置
JP2022533139A (ja) * 2019-05-16 2022-07-21 ウルフスピード インコーポレイテッド リフローされた金属間誘電体層を有するパワー半導体デバイス
JP7307818B2 (ja) 2019-05-16 2023-07-12 ウルフスピード インコーポレイテッド リフローされた金属間誘電体層を有するパワー半導体デバイス

Also Published As

Publication number Publication date
JP5098294B2 (ja) 2012-12-12
CN101174568A (zh) 2008-05-07
KR100942561B1 (ko) 2010-02-12
DE102007051177B4 (de) 2010-05-12
DE102007051177A1 (de) 2008-05-08
KR20080039243A (ko) 2008-05-07
CN101174568B (zh) 2010-06-09
US7713805B2 (en) 2010-05-11
US20080102591A1 (en) 2008-05-01

Similar Documents

Publication Publication Date Title
JP5098294B2 (ja) 炭化珪素半導体装置の製造方法
JP5098295B2 (ja) 炭化珪素半導体装置の製造方法
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
JP4539684B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5588670B2 (ja) 半導体装置
TWI642108B (zh) 半導體裝置之製造方法
JP2007096263A (ja) 炭化珪素半導体装置およびその製造方法。
JP4435847B2 (ja) 半導体装置およびその製造方法
JP2012134376A (ja) 炭化珪素半導体装置およびその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
JP7054403B2 (ja) 半導体装置の製造方法
JP2011003797A (ja) 半導体装置及びその製造方法
JP2009266871A (ja) 炭化珪素半導体装置およびその製造方法
JP4842527B2 (ja) 半導体装置の製造方法
JP2009038068A (ja) 半導体装置およびその製造方法
JP5728153B2 (ja) 半導体装置の製造方法
JP4627211B2 (ja) 炭化珪素半導体装置、及びその製造方法
JP2018206872A (ja) 半導体装置
US9331152B2 (en) Semiconductor device and method of manufacturing the same
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
JP2008294048A (ja) 炭化珪素半導体装置の製造方法及びこの製造方法を用いて製造された炭化珪素半導体装置
JP2014241426A (ja) 半導体装置
JP2009016783A (ja) 半導体装置の製造方法
JP6155553B2 (ja) 炭化珪素半導体装置の製造方法
JP2015156506A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120910

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5098294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees