KR19980036803A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR19980036803A
KR19980036803A KR1019960055425A KR19960055425A KR19980036803A KR 19980036803 A KR19980036803 A KR 19980036803A KR 1019960055425 A KR1019960055425 A KR 1019960055425A KR 19960055425 A KR19960055425 A KR 19960055425A KR 19980036803 A KR19980036803 A KR 19980036803A
Authority
KR
South Korea
Prior art keywords
contact hole
bpsg
substrate
semiconductor device
profile
Prior art date
Application number
KR1019960055425A
Other languages
English (en)
Inventor
승병학
이종헌
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960055425A priority Critical patent/KR19980036803A/ko
Publication of KR19980036803A publication Critical patent/KR19980036803A/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 콘택 홀을 통하여 기판과 금속 배선을 연결하는 반도체 소자의 제조 방법에 관한 것이다. 기판 상부에 절연막과 BPSG막을 연속적으로 형성하고 BPSG 플로우를 실시하고, 습식 및 건식 식각으로 절연막 및 BPSG막 일부를 제거하여 경사진 프로파일을 갖는 콘택 홀을 형성하고, BPSG 리플로우를 실시하여 경사진 프로파일의 각진 부분을 완만하게 하여 완만한 프로파일의 콘택 홀을 형성한다. 따라서 본 발명에 따른 반도체 소자의 제조 방법에서는 콘택 홀의 프로파일을 완만하게 형성하고 기판의 상부에 증착되는 금속층의 스텝 커버리지가 향상시킴으로써 금속 배선의 오픈 불량을 방지할 수 있으며, 원하는 단위 소자의 특성을 얻을 수 있다.

Description

반도체 소자의 제조 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 콘택 홀(contact hole)을 통하여 기판과 금속 배선을 연결하는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 BPSG막은 기판을 덮는 절연막으로서, 기판에 형성되는 단위소자에 영향을 주지 않기 위해 저온에서 절연막을 형성하는 경우에 사용된다. 그리고 기판의 상부에 형성되는 단차를 줄이기 위해 BPSG막을 형성한 다음, BPSG 플로우 공정을 실시한다.
반도체 소자의 고집적화에 따라 콘택 홀의 크기가 감소함에 따라 콘택 홀의 경계면인 콘택 홀 프로파일의 향상이 따르지 못해 금속층의 스텝 커버리지(step coverage)의 불량이 심화되고 있다.
반도체 소자에서의 콘택 홀(hole)의 형성은 반도체소자의 특성을 갖도록 하기 위해 단위 소자인 레지스터, 커패시터, 트랜지스터 등과 배선 재료인 알루미늄(Al) 등의 금속을 연결시켜 주기 위해 기판 위에 형성된 절연층의 일부를 제거하는 공정이다.
이러한 공정에서 형성되는 콘택 홀의 프로파일 구조는 금속막이 증착되는 면이므로 단위소자의 특성을 유지하는데 중요한 요소이다.
콘택 홀의 프로파일이 불량한 상태에서 금속층을 증착하면 경계면의 금속층의 스텝 커버리지가 불량하게 형성되어 금속층의 오픈(open) 등이 발생하여 소자의 특성 불량을 초래하게 된다.
이러한 금속층의 스텝 커버리지를 향상시키기 위해서는 편향 증착법(bias sputtering), 전자관 증착(magnetron sputtering), 고온 증착(high temperature sputtering) 등과 같이 금속층을 형성하는 방법을 개선하는 방법과 습식 및 건식 식각법, BPSG(borophosphosilicate)막의 두께를 줄여서 콘택 홀의 프로파일을 개선하는 방법이 제안되었다.
콘택 홀의 프로파일이 개선되어 금속층의 스텝 커버리지가 향상되면 후속 공정인 화학 기상 증착(CVD)에서 공백의 발생을 억제할 수 있다.
그러면, 첨부한 도면을 참고로 하여 종래의 콘택 프로파일의 구조에 대하여 더욱 자세하게 알아보면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 소자의 구조를 도시한 단면도이다.
도 1에서 보는 바와 같이, 종래의 반도체 소자는 기판(1) 상부에 개구부를 갖는 절연막(3)이 형성되어 있으며, 개구부는 경사진 면을 포함하고 있다. 절연막(3)을 덮는 금속층(5)이 기판(1) 위에 형성되어 있고 기판(1) 상부에는 단위소자(도시하지 않음)를 보호하기 위한 보호막(7)이 형성되어 있다.
여기서 기판(1)에는 단위 소자가 형성되어 있는 상태이며, 절연막(3)은 하부에는 산화막(31)으로 이루어져 있으며 상부에는 BPSG막(32)으로 이루어진 2중 구조로 형성되어 있다.
이러한 종래의 반도체 소자에서 금속층(5)과 접하고 있는 콘택 홀 프로파일의 구조를 살펴보면 다음과 같다.
개구부를 형성하는 절연막(3)의 하부층인 산화막(31)은 수직으로 형성되어 있으며, 상부층인 BPSG막(32)은 경사지게 형성되어 있다.
이러한 종래의 반도체 소자의 제조 방법은 기판(1) 위에 산화막(31)과 BPSG막(32)을 연속적으로 증착하고 BPSG막(32)을 안정화시키고 기판(1)의 표면에 단차를 줄이기 위해 900℃의 질소(N2) 분위기에서 BPSG 플로우(flow) 공정을 실시한다.
다음, 기판(1) 상부에 콘택 마스크를 이용하여 개구부를 형성한다. 초기에는 프로파일의 구조를 개선하기 위하여 습식 식각으로 경사지도록 산화막(31) 및 BPSG막(32)을 식각하고, 이어 건식 식각으로 기판(1)의 표면 일부가 노출되도록 산화막(31) 및 BPSG막(32)의 일부를 수직하게 식각한다.
이어 기판(1) 상부에 금속층(5)을 형성하고, 기판(1)을 보호하는 보호막(7)을 형성한다.
그러나 이러한 종래의 반도체 소자에서는 콘택 홀의 프로파일이 각이 있는 경사로 형성되어 있으므로 상부에 형성되는 금속층의 스텝 커버리지에 불량이 발생하고, 이 불량은 콘택 홀의 크기가 적어질수록 더욱 심화되고 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 콘택 홀의 프로파일 구조를 더욱 완만하게 형성하는 방법을 제안하는 데 있다.
도 1은 종래의 기술에 따른 반도체 소자의 구조를 도시한 단면도이고,
도 2는 본 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이고,
도 3a 내지 3b는 본 발명에 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
이러한 본 발명에 따른 반도체 소자에서 콘택 홀 프로파일 구조는 기판 위에 산화막 및 BPSG막으로 이루어진 절연층에 형성되어 있는 콘택 홀인 개구부의 상부가 완만하게 곡선모양으로 형성되어 있다.
이러한 본 발명에 따른 반도체 소자의 제조 방법은 산화막 및 BPSG막으로 이루어진 절연층의 일부를 습식 및 건식 식각 방법을 통하여 개구부인 콘택 홀의 상부를 경사지도록 형성한다. 이어 BPSG 리플로우(reflow)를 실시하여 경사로 형성되어 있는 콘택 홀의 프로파일을 완만한 곡선 모양을 형성한다.
여기서 하부에 형성되어 있는 산화막은 열산화로 형성되어 있으므로 BPSG 리플로우를 실시하더라도 온도의 영향을 거의 받지 않는다.
이러한 본 발명에 따른 반도체 소자의 제조 방법에서 BPSG 리플로우를 실시하면 BPSG막에서 습식 식각으로 형성된 꺾어진 부분(각진 부분)이 고온의 열을 집중적으로 받게되어 오그라들게 되어 완만하게 곡선 모양의 콘택 홀의 프로파일이 형성된다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 반도체 소자의 제조 방법의 한 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이다.
도 2에서 보는 바와 같이, 본 발명의 실시예에 따른 반도체 소자의 구조는 기판(10) 상부에 하부에는 산화막(310)과 상부에는 BPSG막(320)으로 이루어진 이중 구조의 절연막(30)이 형성되어 있다. 여기서 절연막(30)에는 개구부인 콘택 홀(A)이 형성되어 있으며, 상부의 BPSG막(320)은 콘택 홀(A)이 이루어지는 부분이 완만한 곡선 모양으로 형성되어 있다. 콘택 홀(A)이 형성되어 있는 절연막(30) 및 기판(10)의 상부에는 금속층(50)이 형성되어 있다. 금속층(50)은 콘택 홀(A)을 통하여 기판(10)에 형성된 단위 소자(도시하지 않음)와 연결되어 있다. 기판(10) 상부에는 기판(10)에 형성된 단위 소자(도시하지 않음)를 보호하기 위한 보호막(70)이 형성되어 있다.
이러한 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 3a 내지 3b는 본 발명에 실시예에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 3a에서 보는 바와 같이, 본 발명에 실시예에 따른 반도체 소자의 제조 방법은 기판(10) 위에 열산화를 통하여 2000Å 정도의 산화막(310)을 형성하고 화학 기상증착 방법을 이용하여 5000Å 정도의 BPSG막(320)을 연속적으로 증착한다.
이어 기판(10)의 표면에 단차를 없애기 위하여 BPSG 플로우를 실시한다. 이 실시는 900℃의 온도와 질소 분위기에서 실시한다.
기판(10) 상부에 포토레지스트를 형성하고 콘택 홀용 마스크를 이용하여 노광을 실시하고, 습식 식각 방법으로 절연막(30)의 일부를 경사지도록 식각한다. 다음 건식 식각 방법으로 경사로 식각된 부분의 중앙부를 수직으로 식각하여 콘택 홀(A)을 형성한다.
이어, 도 3b에서 보는 바와 같이, 900℃의 온도와 질소(N2) 분위기에서 BPSG 리플로우를 실시한다. 여기서 질소 분위기에서 BPSG막(320)에 혼합된 붕소 와 인의 재분포를 촉진하고, 노출된 기판(10)의 표면에 미세한 실리콘 산화막(SiO2)을 형성하여 기판(10)의 표면을 안정화시키기 위하여 소량의 산소(O2)를 첨가한다.
이렇게 콘택 홀(A)이 형성되어 있는 기판(10)에 BPSG 리플로우를 실시하면 BPSG막(320)의 각진 부분이 집중적으로 고온의 열을 받게 되어 오그라들게 된다. 따라서 경사진 면이 완만한 곡선 모양이 형성된다. 또한 BPSG막(320)의 하부에 형성된 산화막(310)은 열산화로 형성되어 BPSG 리플로우를 실시하더라도 온도의 영향을 거의 받지 않아 그대로 남게 되므로 BPSG막(320)과 연결되는 프로파일 면은 동일하게 연결된다.
그리고 이러한 BPSG 리플로우의 실시는 800∼900℃ 범위에서 실시하며, 바람직하게는 900℃ 에서 실시하는 것이 콘택 프로파일이 가장 완만하게 형성된다.
이어 종래의 기술과 동일하게 기판(10) 상부에 금속층(50)을 형성하고, 기판(10)을 보호하는 보호막(70)을 형성한다(도 2 참조).
이러한 본 발명의 실시예에서 나타난 결과를 살펴보면 다음과 같다.
표1은 BPSG 리플로우를 실시한 전후의 금속층 스텝 커버리지의 변화를 나타낸 것이다.
조 건 기 존 850℃ 900℃
단결정인 경우 28% 43% 53%
폴리인 경우 25% 38% 41%
여기서 나타낸 백분율은 증착된 금속층의 두께 중에서 스텝 커버리지가 형성되어 가장 얇게 형성된 부분의 값을 가장 두텁게 형성된 부분의 값으로 나눈 값을 나타낸 값이다.
표2는 BPSG 리플로우를 실시한 전후의 콘택 홀의 넓이의 차이(SKEW)와 여러번을 측정으로 표준 편차(STDEV)의 나타낸 것이다.
콘택 홀의 넓이 850℃ 900℃
SKEW STDEV SKEW STDEV
1.5μm 0.011 0.020 0.014 0.027
1.4μm 0.027 0.031 -0.014 0.014
1.2μm 0.000 0.028 -0.007 0.010
1.0μm -0.008 0.016 -0.002 0.008
0.8μm 0.001 0.009 0.017 0.013
따라서 본 발명에 따른 반도체 소자의 제조 방법에서는 콘택 홀의 프로파일이 완만하게 형성하고 기판의 상부에 증착되는 금속층의 스텝 커버리지가 향상시킴으로써 금속 배선의 오픈 불량을 방지할 수 있으며, 원하는 단위 소자의 특성을 얻을 수 있다.

Claims (3)

  1. 기판 상부에 절연막과 BPSG막을 연속적으로 형성하고 BPSG 플로우를 실시하는 단계,
    습식 및 건식 식각으로 상기 절연막 및 BPSG막 일부를 제거하여 경사진 프로파일을 갖는 콘택 홀을 형성하는 단계,
    BPSG 리플로우를 실시하여 상기 경사진 프로파일의 각진 부분을 완만하게 하여 완만한 프로파일의 콘택 홀을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 청구항 1에서, 상기 BPSG 리플로우는 800∼950℃ 범위에서 실시하는 반도체 제조 방법.
  3. 청구항 1에서, 완만한 프로파일의 상기 콘택 홀을 형성하는 단계 이후에 상기 콘택 홀을 통하여 상기 기판과 연결되는 금속 배선을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1019960055425A 1996-11-19 1996-11-19 반도체 소자의 제조 방법 KR19980036803A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055425A KR19980036803A (ko) 1996-11-19 1996-11-19 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055425A KR19980036803A (ko) 1996-11-19 1996-11-19 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR19980036803A true KR19980036803A (ko) 1998-08-05

Family

ID=66321389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055425A KR19980036803A (ko) 1996-11-19 1996-11-19 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR19980036803A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755114B1 (ko) 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 콘택홀의 형성 방법
KR100942561B1 (ko) * 2006-10-30 2010-02-12 가부시키가이샤 덴소 탄화규소 반도체 장치를 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755114B1 (ko) 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 콘택홀의 형성 방법
KR100942561B1 (ko) * 2006-10-30 2010-02-12 가부시키가이샤 덴소 탄화규소 반도체 장치를 제조하는 방법
US7713805B2 (en) 2006-10-30 2010-05-11 Denso Corporation Method of manufacturing silicon carbide semiconductor device

Similar Documents

Publication Publication Date Title
US4966870A (en) Method for making borderless contacts
JP3366471B2 (ja) 半導体装置及びその製造方法
KR100225554B1 (ko) 배리어메탈구조의 형성방법
JPH0817930A (ja) エッチング・ストップ層を利用する半導体装置構造とその方法
US5313417A (en) Semiconductor memory device
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
US7002256B1 (en) Semiconductor device having wiring patterns and dummy patterns covered with insulating layer
KR19980036803A (ko) 반도체 소자의 제조 방법
US20020027291A1 (en) Semiconductor device for preventing corrosion of metallic featues
US6365482B1 (en) I.C. thin film resistor stabilization method
US4371890A (en) Tapering of oxidized polysilicon electrodes
JPS6040701B2 (ja) 多結晶シリコン層を有する半導体装置の製法
US6586838B2 (en) Semiconductor device
JPH05267290A (ja) 半導体集積回路およびその製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JP3447896B2 (ja) Sog塗布膜の形成方法およびこれを用いた配線構造の形成方法
JPS6161698B2 (ko)
JPH04214630A (ja) 半導体装置の製造方法
KR100202199B1 (ko) 반도체소자의 금속박막 평탄화방법
KR100203305B1 (ko) 반도체 소자의 패시베이션 방법
JPS6194346A (ja) 半導体装置の製造方法
JP2823727B2 (ja) コンタクト形成方法
JPH01207931A (ja) 半導体装置の製造方法
JPS5815944B2 (ja) 半導体装置
JPS6149439A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application