JPH04214630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04214630A JPH04214630A JP31755890A JP31755890A JPH04214630A JP H04214630 A JPH04214630 A JP H04214630A JP 31755890 A JP31755890 A JP 31755890A JP 31755890 A JP31755890 A JP 31755890A JP H04214630 A JPH04214630 A JP H04214630A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tin
- film
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 18
- 238000004544 sputter deposition Methods 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体の装置の製造方法に関し、特に微細か
つ高密度の金属配線を用いた集積回路の製造方法に関す
る。
つ高密度の金属配線を用いた集積回路の製造方法に関す
る。
［従来の技術］
従来、金属配線は、第２図（ａ）に示すように、Ａｌ配
線１０３の単層構造をしている。また、しばしば第２図
（ｂ）に示すように、シリコン基板１００とのコンタク
トの信頼性を向上させるために、Ａｌ配線１０３の下部
にＴｉＮなどの金属材料を形成し（以降、バリヤメタル
１０７と称する）また、Ａｌ配線の露光時における反射
防止のために、Ａｌ配線１０３上面にＴｉＮなどの金属
膜を形成した構造（以降、キャップメタル１０８と称す
る）が提案されている。
線１０３の単層構造をしている。また、しばしば第２図
（ｂ）に示すように、シリコン基板１００とのコンタク
トの信頼性を向上させるために、Ａｌ配線１０３の下部
にＴｉＮなどの金属材料を形成し（以降、バリヤメタル
１０７と称する）また、Ａｌ配線の露光時における反射
防止のために、Ａｌ配線１０３上面にＴｉＮなどの金属
膜を形成した構造（以降、キャップメタル１０８と称す
る）が提案されている。
［発明が解決しようとする課題］
しかしながら、前述の従来技術において、Ａｌ配線１０
３の側壁面はパッシベーション膜１０６と直接接触して
いるために、そのパッシベーション膜１０６を形成する
時の熱や膜の応力によってＡｌ配線１０３が欠ける現象
やヒロックが発生しやすい。このような現象により、Ａ
ｌ配線の断線不良や隣接する配線とのショートが考えら
れ、信頼性上問題が発生しやすくなる。
３の側壁面はパッシベーション膜１０６と直接接触して
いるために、そのパッシベーション膜１０６を形成する
時の熱や膜の応力によってＡｌ配線１０３が欠ける現象
やヒロックが発生しやすい。このような現象により、Ａ
ｌ配線の断線不良や隣接する配線とのショートが考えら
れ、信頼性上問題が発生しやすくなる。
そこで、本発明はこのような従来の半導体装置の問題点
を解決するものでその目的とするところは、Ａｌ配線１
０３の上壁面のみならずＡｌ配線１０３の側壁面にも異
種金属配線を形成することによって、Ａｌ配線が欠ける
現象やヒロック現象を抑える事ができ、Ａｌ配線の断線
やショートによる不良を低減する事により信頼度の高い
半導体装置を提供するところにある。
を解決するものでその目的とするところは、Ａｌ配線１
０３の上壁面のみならずＡｌ配線１０３の側壁面にも異
種金属配線を形成することによって、Ａｌ配線が欠ける
現象やヒロック現象を抑える事ができ、Ａｌ配線の断線
やショートによる不良を低減する事により信頼度の高い
半導体装置を提供するところにある。
［課題を解決するための手段］
半導体の金属配線において、Ａｌで形成された第１金属
配線層の上壁面及び側壁面に第１金属配線層を取り囲む
ように異種金属配線を形成し、第２金属配線層とし、前
記第２金属配線層上にパッシベーション膜を形成する工
程からなることを特徴とする。
配線層の上壁面及び側壁面に第１金属配線層を取り囲む
ように異種金属配線を形成し、第２金属配線層とし、前
記第２金属配線層上にパッシベーション膜を形成する工
程からなることを特徴とする。
［実施例］
以下、本発明の製造方法の実施例を図面と共に説明する
。第１図（ａ）〜（ｆ）は本発明の実施例における半導
体装置の製造工程に従う断面図である。
。第１図（ａ）〜（ｆ）は本発明の実施例における半導
体装置の製造工程に従う断面図である。
まず第１図（ａ）にあるように、比抵抗１０（Ω−ｃｍ
）のＮ型シリコン基板１００上に、二酸化珪素からなる
絶縁膜１０１を通常の熱酸化法で形成する。
）のＮ型シリコン基板１００上に、二酸化珪素からなる
絶縁膜１０１を通常の熱酸化法で形成する。
次に第１図（ｂ）にあるように、Ａｌ１０２を通常の蒸
着あるいはスパッタリングにより厚さが１ｕｍになるよ
うに形成する。
着あるいはスパッタリングにより厚さが１ｕｍになるよ
うに形成する。
次に第１図（ｃ）にあるように、前述したＡｌ１０２を
フォトリソグラフにより、金属Ａｌ配線１０３を形成す
る。
フォトリソグラフにより、金属Ａｌ配線１０３を形成す
る。
次に第１図（ｄ）にあるように、ＴｉＮのスパッタリン
グにより４００Åの厚さになるようにＴｉＮ膜１０４を
形成する。ここで、ＴｉＮを形成する方法として、Ａｌ
をスパッタする蒸着と同等なものを用い、Ｔｉターゲッ
トをＡｒガスにより粒子化させ、Ｎ２ガスを反応ガスと
して流入させることにより、ＴｉＮ膜を形成させること
ができる。
グにより４００Åの厚さになるようにＴｉＮ膜１０４を
形成する。ここで、ＴｉＮを形成する方法として、Ａｌ
をスパッタする蒸着と同等なものを用い、Ｔｉターゲッ
トをＡｒガスにより粒子化させ、Ｎ２ガスを反応ガスと
して流入させることにより、ＴｉＮ膜を形成させること
ができる。
次に第１図（ｅ）にあるように、通常のフォトリソグラ
フによりアライメントを行ない、ＣＦ４のドライエッチ
によりＴｉＮ膜配線１０５を形成する。ここで、ＴｉＮ
膜配線１０４のパターンニングは、先に形成したＡｌ配
線１０３により太いパターンになるようにフォトマスク
を用いる。
フによりアライメントを行ない、ＣＦ４のドライエッチ
によりＴｉＮ膜配線１０５を形成する。ここで、ＴｉＮ
膜配線１０４のパターンニングは、先に形成したＡｌ配
線１０３により太いパターンになるようにフォトマスク
を用いる。
次に、第１図（ｆ）にあるように、前述で形成したＴｉ
Ｎ膜１０５上にパッシベーション膜１０６を形成する。
Ｎ膜１０５上にパッシベーション膜１０６を形成する。
以上の工程を経て、金属配線が形成される。本実施例に
おいては、Ａｌ配線膜の単層配線上にＴｉＮ膜を形成す
る工程についての説明を行なつたが、既に説明したよう
に、第２図（ｂ）にあるようなバリアメタル１０７およ
びキャップメタル１０８を使う積層構造の金属配線にお
いても、前述の同様な工程により形成が可能である。本
実施例において、最も注意が必要なのは、ＴｉＮ膜をア
ライメントする際のマスク寸法である。すなわち、下層
となるＡｌ配線幅と同じであれば、Ａｌ配線の側壁部分
のＴｉＮはエッチング時に除去されてしまうことになる
。一方、ＴｉＮの配線幅が下層配線幅より、極端に広い
場合には、隣接する金属配線と接触する可能性が高くな
る。
おいては、Ａｌ配線膜の単層配線上にＴｉＮ膜を形成す
る工程についての説明を行なつたが、既に説明したよう
に、第２図（ｂ）にあるようなバリアメタル１０７およ
びキャップメタル１０８を使う積層構造の金属配線にお
いても、前述の同様な工程により形成が可能である。本
実施例において、最も注意が必要なのは、ＴｉＮ膜をア
ライメントする際のマスク寸法である。すなわち、下層
となるＡｌ配線幅と同じであれば、Ａｌ配線の側壁部分
のＴｉＮはエッチング時に除去されてしまうことになる
。一方、ＴｉＮの配線幅が下層配線幅より、極端に広い
場合には、隣接する金属配線と接触する可能性が高くな
る。
このように、ＴｉＮのマスク寸法については、製造装置
の加工能力との検討により、決定しなければならない。
の加工能力との検討により、決定しなければならない。
［発明の効果］
Ａｌ配線の周囲（上壁面、側壁面）を異種金属で取り囲
んだ構造にすることで、パッシベーション膜の形成時の
熱工程時におけるＡｌ配線からのヒロックの発生を抑制
することができ、配線間のショートという不良モードを
防止することができる。また、Ａｌ配線が直接パッシベ
ーション膜と接しない構造となることにより、パッシベ
ーション膜から受ける応力を緩和する効果もあり、応力
ストレスによるＡｌ配線の欠けおよび断線現象を防止す
ることができる。
んだ構造にすることで、パッシベーション膜の形成時の
熱工程時におけるＡｌ配線からのヒロックの発生を抑制
することができ、配線間のショートという不良モードを
防止することができる。また、Ａｌ配線が直接パッシベ
ーション膜と接しない構造となることにより、パッシベ
ーション膜から受ける応力を緩和する効果もあり、応力
ストレスによるＡｌ配線の欠けおよび断線現象を防止す
ることができる。
このような効果により、信頼性の高い半導体装置を提供
することができる。
することができる。
第１図（ａ）〜（ｆ）は本発明の半導体装置の製造工程
の縦断側面図。 第２図（ａ）〜（ｂ）は従来技術における半導体装置の
縦断側面図。 １００…Ｎ型シリコン基板 １０１…絶縁膜 １０２…Ａｌ １０３…Ａｌ配線層 １０４…ＴｉＮ膜 １０５…ＴｉＮ配線 １０６…パッシベーション膜 １０７…バリアメタル １０８…キャップメタル 以上 出願人 セイコーエプソン株式会社
の縦断側面図。 第２図（ａ）〜（ｂ）は従来技術における半導体装置の
縦断側面図。 １００…Ｎ型シリコン基板 １０１…絶縁膜 １０２…Ａｌ １０３…Ａｌ配線層 １０４…ＴｉＮ膜 １０５…ＴｉＮ配線 １０６…パッシベーション膜 １０７…バリアメタル １０８…キャップメタル 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 半導体の金属配線において、Ａｌで形成された第１金属
配線層の上壁面及び側壁面に第１金属配線層を取り囲む
ように異種金属配線を形成し、第２金属配線とし、前記
第２金属配線上にパッシベーション膜を形成する工程か
らなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31755890A JPH04214630A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31755890A JPH04214630A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04214630A true JPH04214630A (ja) | 1992-08-05 |
Family
ID=18089599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31755890A Pending JPH04214630A (ja) | 1990-11-21 | 1990-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04214630A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5624868A (en) * | 1994-04-15 | 1997-04-29 | Micron Technology, Inc. | Techniques for improving adhesion of silicon dioxide to titanium |
| DE19631743A1 (de) * | 1996-08-06 | 1998-02-12 | Siemens Ag | Herstellverfahren für eine als Intermetalldielektrikum fungierende Isolatorschicht |
| DE19634841A1 (de) * | 1996-08-28 | 1998-03-05 | Siemens Ag | Verfahren zum Planarisieren einer Substratoberfläche |
-
1990
- 1990-11-21 JP JP31755890A patent/JPH04214630A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5624868A (en) * | 1994-04-15 | 1997-04-29 | Micron Technology, Inc. | Techniques for improving adhesion of silicon dioxide to titanium |
| US6144098A (en) * | 1994-04-15 | 2000-11-07 | Micron Technology, Inc. | Techniques for improving adhesion of silicon dioxide to titanium |
| US6509281B2 (en) | 1994-04-15 | 2003-01-21 | Micron Technology, Inc. | Techniques for improving adhesion of silicon dioxide to titanium |
| DE19631743A1 (de) * | 1996-08-06 | 1998-02-12 | Siemens Ag | Herstellverfahren für eine als Intermetalldielektrikum fungierende Isolatorschicht |
| US5837611A (en) * | 1996-08-06 | 1998-11-17 | Siemens Aktiengesellschaft | Production method for an insulation layer functioning as an intermetal dielectric |
| DE19631743C2 (de) * | 1996-08-06 | 2002-05-29 | Infineon Technologies Ag | Herstellverfahren für eine als Intermetalldielektrikum fungierende Isolatorschicht |
| DE19634841A1 (de) * | 1996-08-28 | 1998-03-05 | Siemens Ag | Verfahren zum Planarisieren einer Substratoberfläche |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990048917A (ko) | 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 | |
| US7847403B2 (en) | Semiconductor device having no cracks in one or more layers underlying a metal line layer | |
| JPH04214630A (ja) | 半導体装置の製造方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| JPS59195844A (ja) | 半導体装置の製造方法 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| KR100517910B1 (ko) | 반도체소자의금속배선구조및그제조방법 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05136271A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100255559B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
| JPH06334051A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS58176950A (ja) | 多層配線基板 | |
| JPH04254330A (ja) | 半導体装置の製造方法 | |
| JPS63257268A (ja) | 半導体集積回路 | |
| JPH0851149A (ja) | 半導体装置およびその製造方法 | |
| KR19980039619A (ko) | 반도체 디바이스의 금속 배선 형성방법 | |
| JPH01300537A (ja) | 半導体装置の製造方法 | |
| US20020177299A1 (en) | Interconnects with dielectric spacers and method for forming the same | |
| JPH07142476A (ja) | 半導体装置の製造方法 | |
| JPH0714835A (ja) | 多層配線構造の形成方法 | |
| JPH0536693A (ja) | ヒロツクを抑えた半導体装置とヒロツク抑制方法 |