JPS62133765A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62133765A JPS62133765A JP27451885A JP27451885A JPS62133765A JP S62133765 A JPS62133765 A JP S62133765A JP 27451885 A JP27451885 A JP 27451885A JP 27451885 A JP27451885 A JP 27451885A JP S62133765 A JPS62133765 A JP S62133765A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- oxide film
- film
- interlayer insulating
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に電界効果
形半導体装置の製造方法に関する。
形半導体装置の製造方法に関する。
従来、電界効果トランジスタの金属配線を形成するため
の層間絶縁膜の形成は、通常ＣＶＤ法によりリンシリケ
ートガラス、又はホウ素リンシリケートガラスからなる
層間絶縁膜を成長させた後、熱処理を行なうことにより
、層間絶縁膜をリフローさせるという方法が用いられて
来た。
の層間絶縁膜の形成は、通常ＣＶＤ法によりリンシリケ
ートガラス、又はホウ素リンシリケートガラスからなる
層間絶縁膜を成長させた後、熱処理を行なうことにより
、層間絶縁膜をリフローさせるという方法が用いられて
来た。
この層間絶縁膜のりフローはスチーム雰囲気中で行なう
と、より低温で可能となることが知られており、低温化
プロセスが必要な、短チャネルの電界効果トランジスタ
の製造工程に於いて用いられて来た。
と、より低温で可能となることが知られており、低温化
プロセスが必要な、短チャネルの電界効果トランジスタ
の製造工程に於いて用いられて来た。
次に、従来の半導体装置の製造方法を第２図（ａｌ〜（
Ｃ）を参照して説明する。
Ｃ）を参照して説明する。
第２図（ａｌに示すように、シリコン等からなる半導体
基板１１０表面に厚いフィールド酸化膜１２と、トラン
ジスタ形成領域にゲート酸化膜１３を形成し、次で全表
面に多結晶シリコン層を形成する。次にこの多結晶シリ
コン層をパターニングしてゲート電極１４を形成し、そ
の表面及び側面に酸化膜１８Ａ を形成する。続いてゲ
ート電極１４をマスクとして、半導体基板１１と逆導電
型の不純物をイオン注入し、自己整合により、ソース・
ドレーン拡散層１５を形成する。然る後、全面にリンシ
リケートガラス層又は、ホウ素リンシリケートガラス層
からなる層間絶縁膜１６を厚く成長させる。
基板１１０表面に厚いフィールド酸化膜１２と、トラン
ジスタ形成領域にゲート酸化膜１３を形成し、次で全表
面に多結晶シリコン層を形成する。次にこの多結晶シリ
コン層をパターニングしてゲート電極１４を形成し、そ
の表面及び側面に酸化膜１８Ａ を形成する。続いてゲ
ート電極１４をマスクとして、半導体基板１１と逆導電
型の不純物をイオン注入し、自己整合により、ソース・
ドレーン拡散層１５を形成する。然る後、全面にリンシ
リケートガラス層又は、ホウ素リンシリケートガラス層
からなる層間絶縁膜１６を厚く成長させる。
次に第２図（ｂ）に示すように、スチーム雰囲気中で熱
処理を行ない、層間絶縁膜１６をリフローさせなめらか
な層間絶縁膜１６を形成する。このスチーム雰囲気中で
の熱処理によって、ソース・ドレーン拡散層１５上及び
ゲート電極１４上に厚い熱酸化膜１８Ｂ が形成される
。この熱酸化膜１８Ｂは、ゲート電極１４下に喰い込む
様に形成され、ゲート電極１４が湾曲する。
処理を行ない、層間絶縁膜１６をリフローさせなめらか
な層間絶縁膜１６を形成する。このスチーム雰囲気中で
の熱処理によって、ソース・ドレーン拡散層１５上及び
ゲート電極１４上に厚い熱酸化膜１８Ｂ が形成される
。この熱酸化膜１８Ｂは、ゲート電極１４下に喰い込む
様に形成され、ゲート電極１４が湾曲する。
次に第２図（Ｃ１に示すように、所定の位置にコンタク
ト孔を開孔し、Ａ［等からなる金属配線１９を形成し半
導体装置を完成させる。
ト孔を開孔し、Ａ［等からなる金属配線１９を形成し半
導体装置を完成させる。
上述した従来の半導体装置の製造方法では、層間絶縁膜
１６をリフローするためスチーム雰囲気中で熱処理を行
うが、この時胃時に拡散層１５上及びゲート電極１４上
に厚い熱酸化膜１８Ｂ が形成される。この熱酸化膜１
８Ｉ］ はゲート電極１４下に喰い込む様に形成され、
ゲート電極１４が湾曲する。従って、ゲート電極１４の
幅が短い場合。
１６をリフローするためスチーム雰囲気中で熱処理を行
うが、この時胃時に拡散層１５上及びゲート電極１４上
に厚い熱酸化膜１８Ｂ が形成される。この熱酸化膜１
８Ｉ］ はゲート電極１４下に喰い込む様に形成され、
ゲート電極１４が湾曲する。従って、ゲート電極１４の
幅が短い場合。
ゲート電極１４下への熱酸化膜１８Ｂ の喰い込んだ領
域がゲート酸化膜１３の一部をなす様になり、実効的に
ゲート酸化膜が厚く々ったのと同様の効果が生じ電界効
果トランジスタの相互コンダクタンスが低下するという
問題がある。
域がゲート酸化膜１３の一部をなす様になり、実効的に
ゲート酸化膜が厚く々ったのと同様の効果が生じ電界効
果トランジスタの相互コンダクタンスが低下するという
問題がある。
また層間絶縁膜１６のりフローの温度が低い場合、ソー
ス・ドレーンを形成する不純物の拡散が熱酸化膜１８Ｂ
の成長速度よシ遅くなって、ゲート電極１４とソース
、ドレーン拡散層１５がオーバーラツプしなくなり、オ
フセットトランジスタとなる。
ス・ドレーンを形成する不純物の拡散が熱酸化膜１８Ｂ
の成長速度よシ遅くなって、ゲート電極１４とソース
、ドレーン拡散層１５がオーバーラツプしなくなり、オ
フセットトランジスタとなる。
更にソース・ドレーン拡散層のＰＮ接合が浅くなり層抵
抗が増大したシ、ゲート電極を形成する多結晶シリコン
が酸化され、実効的にゲート電極が細くなり層抵抗が増
大したシするという問題点もある。
抗が増大したシ、ゲート電極を形成する多結晶シリコン
が酸化され、実効的にゲート電極が細くなり層抵抗が増
大したシするという問題点もある。
本発明の目的は、相互コンダクタンスが低下せずかつソ
ース・ドレーン拡散層の層抵抗が増大することのない半
導体装置の製造方法を提供することにある。
ース・ドレーン拡散層の層抵抗が増大することのない半
導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、一導電型半導体基板
上に設けられたゲート酸化膜を介して多結晶シリコンか
らなるゲート電極を形成したのちこのゲート電極表面に
酸化膜を形成する工程と、前記ゲート電極をマスクとし
逆導電型不純物を導入して前記半導体基板上にソース・
ドレーン拡散層を形成する工程と、全面に多結晶シリコ
ン膜と眉間絶縁膜とを順次形成する工程と、スチーム雰
囲気中で熱処理を打込前記多結晶シリコン膜を酸化して
酸化シリコン膜に変換すると同時に前記層間絶縁膜をリ
フローさせる工程とを含んで構成される。
上に設けられたゲート酸化膜を介して多結晶シリコンか
らなるゲート電極を形成したのちこのゲート電極表面に
酸化膜を形成する工程と、前記ゲート電極をマスクとし
逆導電型不純物を導入して前記半導体基板上にソース・
ドレーン拡散層を形成する工程と、全面に多結晶シリコ
ン膜と眉間絶縁膜とを順次形成する工程と、スチーム雰
囲気中で熱処理を打込前記多結晶シリコン膜を酸化して
酸化シリコン膜に変換すると同時に前記層間絶縁膜をリ
フローさせる工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａｌ〜（Ｃ１は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、通常の方法により、シ
リコン等からなる半導体基板１１０表面に厚いフィール
ド酸化膜１２とトランジスタ形成領域にゲート酸化膜１
３を形成し、次で全表面に多結晶シリコン層を形成した
のちパターニングしてゲート電極１４を形成する。次に
その表面及び側面に薄い酸化膜１８Ａ を形成し友後、
ゲート電極１４をマスクとし、半導体基板１１と逆導電
型の不純物をイオン注入しソース・ドレーン拡散層１５
を形成する。次に全表面に減圧ＣＶＤ法により多結晶シ
リコン膜１７を薄く成長させた後、リンシ次に第１図（
ｂ）に示すように、低温のスナーム雰囲気で熱処理を行
い、多結晶シリコン膜１７を酸化し、酸化シリコン膜１
８を形成する。この酸化シリコン膜１８は水素原子及び
酸素原子が半導体基板１１まで拡散するのを抑え、ソー
ス・ドレーン拡散層１５上及びゲート電極１４表面が酸
化されて新に成長する酸化シリコン膜の膜厚を薄くする
という作用をする。又この熱処理は同時に、半導体基板
１１上部の層間絶縁膜１６のりフローを行ない、なめら
かな層間絶縁膜１６を形成する。
リコン等からなる半導体基板１１０表面に厚いフィール
ド酸化膜１２とトランジスタ形成領域にゲート酸化膜１
３を形成し、次で全表面に多結晶シリコン層を形成した
のちパターニングしてゲート電極１４を形成する。次に
その表面及び側面に薄い酸化膜１８Ａ を形成し友後、
ゲート電極１４をマスクとし、半導体基板１１と逆導電
型の不純物をイオン注入しソース・ドレーン拡散層１５
を形成する。次に全表面に減圧ＣＶＤ法により多結晶シ
リコン膜１７を薄く成長させた後、リンシ次に第１図（
ｂ）に示すように、低温のスナーム雰囲気で熱処理を行
い、多結晶シリコン膜１７を酸化し、酸化シリコン膜１
８を形成する。この酸化シリコン膜１８は水素原子及び
酸素原子が半導体基板１１まで拡散するのを抑え、ソー
ス・ドレーン拡散層１５上及びゲート電極１４表面が酸
化されて新に成長する酸化シリコン膜の膜厚を薄くする
という作用をする。又この熱処理は同時に、半導体基板
１１上部の層間絶縁膜１６のりフローを行ない、なめら
かな層間絶縁膜１６を形成する。
次に第１図（Ｃ１に示すように、所定の位置にコンタク
ト孔を設けたのちへρ等からなる金属配線１９を形成し
半導体装置を完成させる。
ト孔を設けたのちへρ等からなる金属配線１９を形成し
半導体装置を完成させる。
このように本実施例によれば、ソース・ドレーン拡散層
１５及びゲート電極１４上の薄い酸化膜上に多結晶シリ
コン膜１７を形成しておく為、層間絶縁膜１６をリフロ
ーする為の熱処理を行っても、熱処理による酸化作用は
ソース・ドレーン拡散層１５及びゲート電極１４に迄及
ぶことはなく、半導体装置の特性が変化するということ
はない。
１５及びゲート電極１４上の薄い酸化膜上に多結晶シリ
コン膜１７を形成しておく為、層間絶縁膜１６をリフロ
ーする為の熱処理を行っても、熱処理による酸化作用は
ソース・ドレーン拡散層１５及びゲート電極１４に迄及
ぶことはなく、半導体装置の特性が変化するということ
はない。
以上詳細に説明したように本発明によれば、熱処理によ
り層間絶縁膜のりフローを行っても酸素原子がゲート電
極及びソース・ドレーン拡散層にまで達するのが抑制さ
れ、ゲート電極及びソース・ドレーン拡散層表面に厚い
酸化膜が形成されることがない為、相互コンダクタンス
が低下することがなく、かつソース・ドレーン拡散層の
層抵抗が増大することのな−半導体装１ｆが得られると
いう効果がある。
り層間絶縁膜のりフローを行っても酸素原子がゲート電
極及びソース・ドレーン拡散層にまで達するのが抑制さ
れ、ゲート電極及びソース・ドレーン拡散層表面に厚い
酸化膜が形成されることがない為、相互コンダクタンス
が低下することがなく、かつソース・ドレーン拡散層の
層抵抗が増大することのな−半導体装１ｆが得られると
いう効果がある。
第１図（ａｌ〜（Ｃｌは本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図（ａ
ｌ〜ｆｃｌは従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １１・・・・・・半導体基板、１２・・・・・・フィー
ルド酸化膜、１３・・・・・・ゲート酸化膜、１４・・
・・・・ゲート電極、１５・・・・・・ソース・ドレー
ン拡散層、１Ｇ・・・・・・層間絶縁膜、１７・・・・
・・多結晶シリコン膜、１８・・・・・・酸化シリコン
膜、１９・・・・・・金属配線。 代理人 弁理士 内 原 ｗ 。 ’ （、、ｌ’、； ７’ｉ 、″ ヶニト憤りケ 沼１同
めの工程順に示した半導体チップの断面図、第２図（ａ
ｌ〜ｆｃｌは従来の半導体装置の製造方法を説明するた
めの工程順に示した半導体チップの断面図である。 １１・・・・・・半導体基板、１２・・・・・・フィー
ルド酸化膜、１３・・・・・・ゲート酸化膜、１４・・
・・・・ゲート電極、１５・・・・・・ソース・ドレー
ン拡散層、１Ｇ・・・・・・層間絶縁膜、１７・・・・
・・多結晶シリコン膜、１８・・・・・・酸化シリコン
膜、１９・・・・・・金属配線。 代理人 弁理士 内 原 ｗ 。 ’ （、、ｌ’、； ７’ｉ 、″ ヶニト憤りケ 沼１同
Claims (2)
- （１）一導電型半導体基板上に設けられたゲート酸化膜
を介して多結晶シリコンからなるゲート電極を形成した
のち該ゲート電極表面に酸化膜を形成する工程と、前記
ゲート電極をマスクとし逆導電型不純物を導入して前記
半導体基板上にソース・ドレーン拡散層を形成する工程
と、全面に多結晶シリコン膜と層間絶縁膜とを順次形成
する工程と、スチーム雰囲気中で熱処理を行い前記多結
晶シリコン膜を酸化して酸化シリコン膜に変換すると同
時に前記層間絶縁膜をリフローさせる工程とを含むこと
を特徴とする半導体装置の製造方法。 - （２）層間絶縁膜がリンシリケートガラス又はホウ素リ
ンシリケートガラスである特許請求の範囲第（１）項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27451885A JPS62133765A (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27451885A JPS62133765A (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62133765A true JPS62133765A (ja) | 1987-06-16 |
Family
ID=17542815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27451885A Pending JPS62133765A (ja) | 1985-12-05 | 1985-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62133765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112823A (ja) * | 2006-10-30 | 2008-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
-
1985
- 1985-12-05 JP JP27451885A patent/JPS62133765A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112823A (ja) * | 2006-10-30 | 2008-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0228902B2 (ja) | ||
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JPS62133765A (ja) | 半導体装置の製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| JPS61102059A (ja) | 半導体装置 | |
| JPS63169047A (ja) | 半導体装置 | |
| JPH0127589B2 (ja) | ||
| JPS59168675A (ja) | 半導体装置の製法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JPS6028141B2 (ja) | 半導体装置の製法 | |
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JPS6345865A (ja) | 浮遊ゲ−ト型ｍｏｓ半導体装置 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0527975B2 (ja) | ||
| JPS613461A (ja) | 半導体装置の製造方法 | |
| JPS6148778B2 (ja) | ||
| JPH03276763A (ja) | 半導体装置 | |
| JPS63227058A (ja) | 高融点金属シリサイドゲ−トｍｏｓ電界効果トランジスタ | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP2600972B2 (ja) | 半導体装置の製造方法 | |
| JPH08316475A (ja) | 半導体装置およびその製造方法 | |
| JPS596579A (ja) | 半導体装置 | |
| JPH0831597B2 (ja) | 絶縁ゲート電界効果形半導体装置の製造方法 |