JPH0228902B2 - - Google Patents
Info
- Publication number
- JPH0228902B2 JPH0228902B2 JP55038368A JP3836880A JPH0228902B2 JP H0228902 B2 JPH0228902 B2 JP H0228902B2 JP 55038368 A JP55038368 A JP 55038368A JP 3836880 A JP3836880 A JP 3836880A JP H0228902 B2 JPH0228902 B2 JP H0228902B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- polycrystalline silicon
- source
- silicon film
- drain regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- 230000000295 complement effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Description
【発明の詳細な説明】
本発明は、相補型MOS半導体装置の製造方法
にかかり、特に相補型半導体装置の浅い拡散層
と、配線金属とを接続する構造およびその製造方
法に関する。
にかかり、特に相補型半導体装置の浅い拡散層
と、配線金属とを接続する構造およびその製造方
法に関する。
従来、配線金属としてアルミニウムを使用する
場合には、第1図に示す如く、N型シリコン基板
3に形成されたP型拡散層6及びこの基板に設け
られたPウエル4に形成されたN型拡散層5とア
ルミニウム配線1とは酸化膜9に開孔したコンタ
クト孔内を通して直接接触していた。この場合ア
ルミニウム配線1と拡散層5及び6の電気的接続
を良くするため400℃〜500℃の温度で熱処理され
るのが普通で以下この熱処理をアロイと呼ぶこと
にする。従来技術による構造ではアロイにより基
板のシリコンが配線用アルミニウム中に拡散する
と同時に、この配線用アルミニウムが基板のシリ
コン中にも拡散し、シリコンとアルミニウムの熱
合金反応物が形成される。この熱合金反応物はア
ロイスパイクと呼ばれ、コンタクト部より接合付
近に向かい反応が進むアロイスパイクはアロイ時
間と共に深くなり、ついにはP−N接合リークお
よび接合の破壊という劣化現象を引き起こす欠点
を有していた。相補型MOS半導体装置からなる
集積回路の高集積化に伴い、近年素子寸法の縮小
化と拡散層深さが0.5μm以下のシヤロウ化が要求
されているが、従来のプロセスでは前述のような
欠点を有するため拡散層深さは0.5μm以下には出
来ず、相補型MOS半導体装置からなる集積回路
の高集積化に制限を加えている。
場合には、第1図に示す如く、N型シリコン基板
3に形成されたP型拡散層6及びこの基板に設け
られたPウエル4に形成されたN型拡散層5とア
ルミニウム配線1とは酸化膜9に開孔したコンタ
クト孔内を通して直接接触していた。この場合ア
ルミニウム配線1と拡散層5及び6の電気的接続
を良くするため400℃〜500℃の温度で熱処理され
るのが普通で以下この熱処理をアロイと呼ぶこと
にする。従来技術による構造ではアロイにより基
板のシリコンが配線用アルミニウム中に拡散する
と同時に、この配線用アルミニウムが基板のシリ
コン中にも拡散し、シリコンとアルミニウムの熱
合金反応物が形成される。この熱合金反応物はア
ロイスパイクと呼ばれ、コンタクト部より接合付
近に向かい反応が進むアロイスパイクはアロイ時
間と共に深くなり、ついにはP−N接合リークお
よび接合の破壊という劣化現象を引き起こす欠点
を有していた。相補型MOS半導体装置からなる
集積回路の高集積化に伴い、近年素子寸法の縮小
化と拡散層深さが0.5μm以下のシヤロウ化が要求
されているが、従来のプロセスでは前述のような
欠点を有するため拡散層深さは0.5μm以下には出
来ず、相補型MOS半導体装置からなる集積回路
の高集積化に制限を加えている。
尚第1図で、ゲートシリコン酸化膜10上にそ
れぞれシリコンゲート電極7,8が設けられそれ
にアルミニウム電極配線2が接続されている。
れぞれシリコンゲート電極7,8が設けられそれ
にアルミニウム電極配線2が接続されている。
本発明は上述の欠点を除去し、相補型MOS半
導体装置からなる集積回路の高集積化を可能にす
る新規な相補型MOS半導体装置の製造方法を提
供するものである。
導体装置からなる集積回路の高集積化を可能にす
る新規な相補型MOS半導体装置の製造方法を提
供するものである。
本発明はたとえば第2図に示すように、相補型
MOS半導体装置において、ソース、ドレインと
なるN型不純物領域5及びソース、ドレインとな
るP型不純物領域6がすでに形成されたシリコン
基板3の上の二酸化シリコン層9の所定位置に開
孔されたコンタクト孔部分のN型不純物領域5と
配線を結合すべきコンタクト開口領域には、N型
不純物がドープされた半導体層たとえば多結晶シ
リコン12を形成してN型拡散層13を設け、P
型不純物領域6と配線を結合すべきコンタクト開
口領域にはP型不純物をイオン注入することによ
り、P型拡散層14を設け、その後ソース、ドレ
インのコンタクト孔部分の配線金属1と多結晶シ
リコン12との間、ソース、ドレインのコンタク
ト孔部分の配線金属1とシリコン基板3との間、
およびゲートのコンタクト部分の配線金属2とシ
リコンゲート電極7,8との間にノンドープの多
結晶シリコン層11を挾んだことを特徴とする。
MOS半導体装置において、ソース、ドレインと
なるN型不純物領域5及びソース、ドレインとな
るP型不純物領域6がすでに形成されたシリコン
基板3の上の二酸化シリコン層9の所定位置に開
孔されたコンタクト孔部分のN型不純物領域5と
配線を結合すべきコンタクト開口領域には、N型
不純物がドープされた半導体層たとえば多結晶シ
リコン12を形成してN型拡散層13を設け、P
型不純物領域6と配線を結合すべきコンタクト開
口領域にはP型不純物をイオン注入することによ
り、P型拡散層14を設け、その後ソース、ドレ
インのコンタクト孔部分の配線金属1と多結晶シ
リコン12との間、ソース、ドレインのコンタク
ト孔部分の配線金属1とシリコン基板3との間、
およびゲートのコンタクト部分の配線金属2とシ
リコンゲート電極7,8との間にノンドープの多
結晶シリコン層11を挾んだことを特徴とする。
すなわち本発明の特徴は、半導体基板のP型の
領域にN型のソース、ドレイン領域を熱拡散法で
形成し、N型の領域にP型のソース、ドレイン領
域を熱拡散法で形成する工程と、前記半導体基板
の主面に形成されかつ前記各ソース、ドレイン領
域に達する開孔を有する絶縁膜上および該各開孔
内に第1の多結晶シリコン膜を形成する工程と、
前記P型のソース、ドレイン領域上の前記第1の
多結晶シリコン膜の部分をマスクした状態でN型
の不純物を露出せる該第1の多結晶シリコン膜に
熱拡散法により導入し、これによりこのN型の不
純物を該第1の多結晶シリコン膜を貫通して前記
N型のソース、ドレイン領域上の開孔を通して半
導体基板に導入する工程と、前記第1の多結晶シ
リコン膜をパターニングすることにより、前記N
型のソース、ドレイン領域上の開孔内およびその
近傍にN型化された該第1の多結晶シリコン膜を
残余せしめる工程と、前記残余せるN型の第1の
多結晶シリコン膜をマスクした状態で前記P型の
ソース、ドレイン領域上の開孔を通してP型の不
純物を半導体基板内にイオン注入法で導入する工
程と、実質的にノンドープの第2の多結晶シリコ
ン膜を全面に被着し、その上にアルミニウム膜を
被着し、該アルミニウム膜および第2の多結晶シ
リコン膜をパターニングして各ソース、ドレイン
領域に対する電極を形成する工程とを有する相補
型MOS半導体装置の製造方法にある。ここでP
型のソース、ドレイン領域上の第2の多結晶シリ
コン膜には上層のアルミニウム膜からのアルミニ
ウムが入りP型となる。一方、N型のソース、ド
レイン領域上の第2の多結晶シリコン膜にもアル
ミニウムが入るがその量よりもその下の第1の多
結晶シリコン膜よりのN型不純物の侵入が大であ
るから、この部分はN型となる。
領域にN型のソース、ドレイン領域を熱拡散法で
形成し、N型の領域にP型のソース、ドレイン領
域を熱拡散法で形成する工程と、前記半導体基板
の主面に形成されかつ前記各ソース、ドレイン領
域に達する開孔を有する絶縁膜上および該各開孔
内に第1の多結晶シリコン膜を形成する工程と、
前記P型のソース、ドレイン領域上の前記第1の
多結晶シリコン膜の部分をマスクした状態でN型
の不純物を露出せる該第1の多結晶シリコン膜に
熱拡散法により導入し、これによりこのN型の不
純物を該第1の多結晶シリコン膜を貫通して前記
N型のソース、ドレイン領域上の開孔を通して半
導体基板に導入する工程と、前記第1の多結晶シ
リコン膜をパターニングすることにより、前記N
型のソース、ドレイン領域上の開孔内およびその
近傍にN型化された該第1の多結晶シリコン膜を
残余せしめる工程と、前記残余せるN型の第1の
多結晶シリコン膜をマスクした状態で前記P型の
ソース、ドレイン領域上の開孔を通してP型の不
純物を半導体基板内にイオン注入法で導入する工
程と、実質的にノンドープの第2の多結晶シリコ
ン膜を全面に被着し、その上にアルミニウム膜を
被着し、該アルミニウム膜および第2の多結晶シ
リコン膜をパターニングして各ソース、ドレイン
領域に対する電極を形成する工程とを有する相補
型MOS半導体装置の製造方法にある。ここでP
型のソース、ドレイン領域上の第2の多結晶シリ
コン膜には上層のアルミニウム膜からのアルミニ
ウムが入りP型となる。一方、N型のソース、ド
レイン領域上の第2の多結晶シリコン膜にもアル
ミニウムが入るがその量よりもその下の第1の多
結晶シリコン膜よりのN型不純物の侵入が大であ
るから、この部分はN型となる。
以下、本発明の一実施例を従来技術と比較しな
がら、図面を用いて詳しく説明する。
がら、図面を用いて詳しく説明する。
本発明に基づくN型不純物領域のコンタクト部
の断面図を第4図aに、P型不純物領域のコンタ
クト部の断面図を第4図bに示す。N型及びP型
不純物領域のどちらのコンタクト孔部80におい
てコンタクトを行う不純物領域(拡散層)5又は
6はアルミニウム配線1との間には半導体層12
と11又は11が挟まれている。従つてアロイに
よつて、アルミニウム中へのシリコンの拡散現象
は起こるが、拡散するシリコンが、該挟まれた半
導体層より供給されるため、シリコン基板3の拡
散層5及び6は、この現象とは全く無関係とな
り、良好なP−N接合が保たれる。
の断面図を第4図aに、P型不純物領域のコンタ
クト部の断面図を第4図bに示す。N型及びP型
不純物領域のどちらのコンタクト孔部80におい
てコンタクトを行う不純物領域(拡散層)5又は
6はアルミニウム配線1との間には半導体層12
と11又は11が挟まれている。従つてアロイに
よつて、アルミニウム中へのシリコンの拡散現象
は起こるが、拡散するシリコンが、該挟まれた半
導体層より供給されるため、シリコン基板3の拡
散層5及び6は、この現象とは全く無関係とな
り、良好なP−N接合が保たれる。
また、従来技術によるコンタクト孔の部分を拡
大した第3図a及び第3図bに示すように開口さ
れたコンタクト孔部80が拡散層5又は6からズ
レている時にはアルミニウム配線1がP−N接合
を短絡してしまい良好なP−N接合を得ることが
できない。しかし、第4図a及び第4図bに示す
ように、本発明によれば、開孔されたコンタクト
孔部が拡散層5又は6からズレていてもコンタク
ト孔の下のシリコン基板には、N型不純物領域で
は半導体層12にN型の不純物を拡散する時に半
導体層を貫き抜いてN型の不純物が基板にも拡散
され、N型の拡散層13が形成される。また、P
型不純物領域ではあらかじめイオン注入によりP
型の拡散層14が形成されているため、上述のよ
うな短絡事故はなく良好なP−N接合を得ること
が出来る。
大した第3図a及び第3図bに示すように開口さ
れたコンタクト孔部80が拡散層5又は6からズ
レている時にはアルミニウム配線1がP−N接合
を短絡してしまい良好なP−N接合を得ることが
できない。しかし、第4図a及び第4図bに示す
ように、本発明によれば、開孔されたコンタクト
孔部が拡散層5又は6からズレていてもコンタク
ト孔の下のシリコン基板には、N型不純物領域で
は半導体層12にN型の不純物を拡散する時に半
導体層を貫き抜いてN型の不純物が基板にも拡散
され、N型の拡散層13が形成される。また、P
型不純物領域ではあらかじめイオン注入によりP
型の拡散層14が形成されているため、上述のよ
うな短絡事故はなく良好なP−N接合を得ること
が出来る。
次に、第5図乃至第18図を用いて、本発明の
新規な相補型MOS半導体装置の製造方法の一実
施例について順次説明する。まず従来の製造方法
に従い、第5図に示すようにN型シリコン基板3
の表面に、熱酸化法などにより二酸化シリコン9
を設け、Pウエル4を形成すべき部分を写真蝕刻
法により選択エツチングし、その後熱拡散法又は
イオン注入法を用いて第6図に示すようにホウ素
をテポジツト、ドライブインし、Pウエル4を形
成する。次に第7図に示すように素子を形成すべ
き部分の二酸化シリコンを写真蝕刻法により選択
エツチングした後、第8図に示すように熱酸化法
によりゲート酸化膜10を形成する。
新規な相補型MOS半導体装置の製造方法の一実
施例について順次説明する。まず従来の製造方法
に従い、第5図に示すようにN型シリコン基板3
の表面に、熱酸化法などにより二酸化シリコン9
を設け、Pウエル4を形成すべき部分を写真蝕刻
法により選択エツチングし、その後熱拡散法又は
イオン注入法を用いて第6図に示すようにホウ素
をテポジツト、ドライブインし、Pウエル4を形
成する。次に第7図に示すように素子を形成すべ
き部分の二酸化シリコンを写真蝕刻法により選択
エツチングした後、第8図に示すように熱酸化法
によりゲート酸化膜10を形成する。
その後気相成長法などにより、多結晶シリコン
50を被着する。その後第9図に示すように、多
結晶シリコン50を必要な部分図ではゲート部分
7と8を残し、写真蝕刻法により選択エツチング
し、第10図に示すように、CVD法などにより
シリコン窒化膜15をN型不純物領域の拡散層を
形成する際にマスクとなるだけの厚さを有する層
となるように全面に被着し、写真蝕刻法によりN
型不純物領域となる部分を選択的にエツチングす
る。しかる後第11図に示すように、N型不純物
領域のソース及びドレイン用拡散層5を熱拡散法
により形成する。この時、N型不純物領域の多結
晶ポリシリ8にもN型不純物が拡散される。その
後第12図に示すように、P型不純物領域となる
部分に被着したシリコン窒化膜15を選択的にエ
ツチングする。
50を被着する。その後第9図に示すように、多
結晶シリコン50を必要な部分図ではゲート部分
7と8を残し、写真蝕刻法により選択エツチング
し、第10図に示すように、CVD法などにより
シリコン窒化膜15をN型不純物領域の拡散層を
形成する際にマスクとなるだけの厚さを有する層
となるように全面に被着し、写真蝕刻法によりN
型不純物領域となる部分を選択的にエツチングす
る。しかる後第11図に示すように、N型不純物
領域のソース及びドレイン用拡散層5を熱拡散法
により形成する。この時、N型不純物領域の多結
晶ポリシリ8にもN型不純物が拡散される。その
後第12図に示すように、P型不純物領域となる
部分に被着したシリコン窒化膜15を選択的にエ
ツチングする。
その後第13図に示すように、P型の不純物を
熱拡散法により導入してP型不純物領域のソー
ス、ドレイン用拡散層6を形成する。この時、P
型不純物はP型不純物領域の多結晶シリコン7に
も拡散される。その後、第14図に示すように所
定の位置にコンタクト孔を開孔した後、全面に多
結晶シリコン50を被着し、第15図に示すよう
にN型不純物領域上の多結晶シリコン50の部分
にN型の不純物を熱拡散30によりドープする。
この時P型不純物領域上の多結晶シリコンにはN
型不純物のマスクとなるだけの窒化膜15などを
形成しておく。この時、N型の不純物は多結晶シ
リコンを貫通してコンタクト孔を通してPウエル
4中にもドープされるので、コンタクト孔の下に
は必ず拡散層13ができる。従つてたとえコンタ
クト孔を設けた位置がN型拡散層の所定の位置か
らズレていても、配線金属1がN型拡散層5のP
ウエル4とを短絡することを防ぐ大きな長所を有
する。第16図に示すように多結晶シリコン50
を選択的にエツチングしてN型の多結晶シリコン
12を形成する。その後第17図に示すごとくP
型不純物領域にP型の不純物をイオン注入40し
てP型拡散層14を形成する。この際、N型不純
物領域およびN型多結晶シリコンにはイオン注入
防止用の所定のマスク60を設けて行う。従つて
たとえコンタクト孔を設けた位置がP型拡散層の
所定の位置からズレていても、配線金属1がP型
拡散層と基板とを短絡することを防ぐ大きな長所
を有する。その後、第18図に示すように気相成
長法などにより、全面におよそ500Å3000Åのノ
ンドープの多結晶シリコン1を被着した後、該多
結晶シリコンの上に真空蒸着法などにより配線用
アルミニウム70を被着する。その後、第19図
に示すように、写真蝕刻工程により所定の配線1
及び2を形成し、第20図に知すように、該配線
金属1及び2をマスクとして該多結晶シリコン1
1を選択的に除去して、相補型MOS半導体装置
を得ることが出来る。
熱拡散法により導入してP型不純物領域のソー
ス、ドレイン用拡散層6を形成する。この時、P
型不純物はP型不純物領域の多結晶シリコン7に
も拡散される。その後、第14図に示すように所
定の位置にコンタクト孔を開孔した後、全面に多
結晶シリコン50を被着し、第15図に示すよう
にN型不純物領域上の多結晶シリコン50の部分
にN型の不純物を熱拡散30によりドープする。
この時P型不純物領域上の多結晶シリコンにはN
型不純物のマスクとなるだけの窒化膜15などを
形成しておく。この時、N型の不純物は多結晶シ
リコンを貫通してコンタクト孔を通してPウエル
4中にもドープされるので、コンタクト孔の下に
は必ず拡散層13ができる。従つてたとえコンタ
クト孔を設けた位置がN型拡散層の所定の位置か
らズレていても、配線金属1がN型拡散層5のP
ウエル4とを短絡することを防ぐ大きな長所を有
する。第16図に示すように多結晶シリコン50
を選択的にエツチングしてN型の多結晶シリコン
12を形成する。その後第17図に示すごとくP
型不純物領域にP型の不純物をイオン注入40し
てP型拡散層14を形成する。この際、N型不純
物領域およびN型多結晶シリコンにはイオン注入
防止用の所定のマスク60を設けて行う。従つて
たとえコンタクト孔を設けた位置がP型拡散層の
所定の位置からズレていても、配線金属1がP型
拡散層と基板とを短絡することを防ぐ大きな長所
を有する。その後、第18図に示すように気相成
長法などにより、全面におよそ500Å3000Åのノ
ンドープの多結晶シリコン1を被着した後、該多
結晶シリコンの上に真空蒸着法などにより配線用
アルミニウム70を被着する。その後、第19図
に示すように、写真蝕刻工程により所定の配線1
及び2を形成し、第20図に知すように、該配線
金属1及び2をマスクとして該多結晶シリコン1
1を選択的に除去して、相補型MOS半導体装置
を得ることが出来る。
以上主にシリコンゲート技術を用いて本発明を
説明してきたが、アルミゲート技術にも本発明を
適用できることは言うまでもない。
説明してきたが、アルミゲート技術にも本発明を
適用できることは言うまでもない。
第1図は従来技術によるシリコンゲート相補型
MOS半導体装置の断面図であり、第2図は本発
明の一実施例によるシリコンゲート相補型MOS
半導体装置の断面図である。また、第3図a及び
第3図bは、従来技術による拡散層とコンタクト
孔とが位置ズレした時のコンタクト部の平面図及
び同平面図におけるA−A′矢視断面図であり、
第4図a及び第4図bは本発明による拡散層とコ
ンタクト孔とが位置ズレした時のそれぞれN型不
純物領域及びP型不純物領域の断面図である。第
5図乃至第20図は本発明に基づく一実施例であ
る相補型MOS半導体装置の製造方法を順次工程
順に説明する図である。 なお、図において、1……ソース及びドレイン
用引き出しアルミニウム配線、2……アルミニウ
ムゲート電極、3……N型シリコン基板、4……
Pウエル、5……N型拡散層、6……P型拡散
層、7……P型不純物領域間上のシリコンゲート
電極、8……N型不純物領域のシリコンゲート電
極、9……フイールド部の二酸化シリコン、10
……ゲート部分の二酸化シリコン、11……ノン
ドープの配線用多結晶シリコン、12……N型不
純物をドープした多結晶シリコン層、13……多
結晶シリコンを貫通したN型不純物により形成さ
れたN型拡散層、14……イオン注入40により
形成されたP型拡散層、15……窒化膜、30…
…N型不純物の熱拡散、40……P型不純物のイ
オン注入、50……多結晶シリコン層、60……
イオン注入防止用マスク、70……配線用アルミ
ニウム層、80……コンタクト孔部である。
MOS半導体装置の断面図であり、第2図は本発
明の一実施例によるシリコンゲート相補型MOS
半導体装置の断面図である。また、第3図a及び
第3図bは、従来技術による拡散層とコンタクト
孔とが位置ズレした時のコンタクト部の平面図及
び同平面図におけるA−A′矢視断面図であり、
第4図a及び第4図bは本発明による拡散層とコ
ンタクト孔とが位置ズレした時のそれぞれN型不
純物領域及びP型不純物領域の断面図である。第
5図乃至第20図は本発明に基づく一実施例であ
る相補型MOS半導体装置の製造方法を順次工程
順に説明する図である。 なお、図において、1……ソース及びドレイン
用引き出しアルミニウム配線、2……アルミニウ
ムゲート電極、3……N型シリコン基板、4……
Pウエル、5……N型拡散層、6……P型拡散
層、7……P型不純物領域間上のシリコンゲート
電極、8……N型不純物領域のシリコンゲート電
極、9……フイールド部の二酸化シリコン、10
……ゲート部分の二酸化シリコン、11……ノン
ドープの配線用多結晶シリコン、12……N型不
純物をドープした多結晶シリコン層、13……多
結晶シリコンを貫通したN型不純物により形成さ
れたN型拡散層、14……イオン注入40により
形成されたP型拡散層、15……窒化膜、30…
…N型不純物の熱拡散、40……P型不純物のイ
オン注入、50……多結晶シリコン層、60……
イオン注入防止用マスク、70……配線用アルミ
ニウム層、80……コンタクト孔部である。
Claims (1)
- 1 半導体基板のP型の領域にN型のソース、ド
レイン領域を熱拡散法で形成し、N型の領域にP
型のソース、ドレイン領域を熱拡散法で形成する
工程と、前記半導体基板の主面に形成されかつ前
記各ソース、ドレイン領域に達する開孔を有する
絶縁膜上および該各開孔内に第1の多結晶シリコ
ン膜を形成する工程と、前記P型のソース、ドレ
イン領域上の前記第1の多結晶シリコン膜の部分
をマスクした状態でN型の不純物を露出せる該第
1の多結晶シリコン膜に熱拡散法により導入し、
これによりこのN型の不純物を該第1の多結晶シ
リコン膜を貫通して前記N型のソース、ドレイン
領域上の開孔を通して半導体基板に導入する工程
と、前記第1の多結晶シリコン膜をパターニング
することにより、前記N型のソース、ドレイン領
域上の開孔内およびその近傍のみにN型化された
該第1の多結晶シリコン膜を残余せしめる工程
と、前記残余せるN型の第1の多結晶シリコン膜
をマスクした状態で前記P型のソース、ドレイン
領域上の開孔を通してP型の不純物を半導体基板
内にイオン注入法で導入する工程と、実質的にノ
ンドープの第2の多結晶シリコン膜を全面に被着
し、その上にアルミニウム膜を被着し、該アルミ
ニウム膜および第2の多結晶シリコン膜をパター
ニングして各ソース、ドレイン領域に対する電極
を形成する工程とを有することを特徴とする相補
型MOS半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3836880A JPS56134757A (en) | 1980-03-26 | 1980-03-26 | Complementary type mos semiconductor device and its manufacture |
US06/245,982 US4433468A (en) | 1980-03-26 | 1981-03-20 | Method for making semiconductor device having improved thermal stress characteristics |
GB8109176A GB2075255B (en) | 1980-03-26 | 1981-03-24 | Contact electrodes for semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3836880A JPS56134757A (en) | 1980-03-26 | 1980-03-26 | Complementary type mos semiconductor device and its manufacture |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56134757A JPS56134757A (en) | 1981-10-21 |
JPH0228902B2 true JPH0228902B2 (ja) | 1990-06-27 |
Family
ID=12523332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3836880A Granted JPS56134757A (en) | 1980-03-26 | 1980-03-26 | Complementary type mos semiconductor device and its manufacture |
Country Status (3)
Country | Link |
---|---|
US (1) | US4433468A (ja) |
JP (1) | JPS56134757A (ja) |
GB (1) | GB2075255B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0470523B2 (ja) * | 1988-09-10 | 1992-11-11 | Kansai Denryoku Kk |
Families Citing this family (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5141890A (en) * | 1982-02-01 | 1992-08-25 | Texas Instruments Incorporated | CMOS sidewall oxide-lightly doped drain process |
US4498223A (en) * | 1982-04-23 | 1985-02-12 | Gte Laboratories Incorporated | Method of fabrication of monolithic integrated circuit structure |
US5145798A (en) * | 1982-08-30 | 1992-09-08 | Texas Instruments Incorporated | Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method |
JPS5952849A (ja) * | 1982-09-20 | 1984-03-27 | Fujitsu Ltd | 半導体装置の製造方法 |
US4888297A (en) * | 1982-09-20 | 1989-12-19 | International Business Machines Corporation | Process for making a contact structure including polysilicon and metal alloys |
JPS5974668A (ja) * | 1982-09-20 | 1984-04-27 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 集積回路接点構造体 |
JPS5957477A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置 |
US4462151A (en) * | 1982-12-03 | 1984-07-31 | International Business Machines Corporation | Method of making high density complementary transistors |
JPS59154040A (ja) * | 1983-02-22 | 1984-09-03 | Toshiba Corp | 半導体装置の製造方法 |
JPS59201461A (ja) * | 1983-04-28 | 1984-11-15 | Toshiba Corp | 読み出し専用半導体記憶装置およびその製造方法 |
GB2139420B (en) * | 1983-05-05 | 1987-04-29 | Standard Telephones Cables Ltd | Semiconductor devices |
GB2139418A (en) * | 1983-05-05 | 1984-11-07 | Standard Telephones Cables Ltd | Semiconductor devices and conductors therefor |
US4489479A (en) * | 1983-09-01 | 1984-12-25 | Hughes Aircraft Company | Method for repair of buried contacts in MOSFET devices |
JPS6076144A (ja) * | 1983-10-03 | 1985-04-30 | Matsushita Electronics Corp | 半導体装置の製造方法 |
US5610089A (en) * | 1983-12-26 | 1997-03-11 | Hitachi, Ltd. | Method of fabrication of semiconductor integrated circuit device |
US5276346A (en) * | 1983-12-26 | 1994-01-04 | Hitachi, Ltd. | Semiconductor integrated circuit device having protective/output elements and internal circuits |
US4512073A (en) * | 1984-02-23 | 1985-04-23 | Rca Corporation | Method of forming self-aligned contact openings |
US4553315A (en) * | 1984-04-05 | 1985-11-19 | Harris Corporation | N Contact compensation technique |
US4535532A (en) * | 1984-04-09 | 1985-08-20 | At&T Bell Laboratories | Integrated circuit contact technique |
KR930007195B1 (ko) * | 1984-05-23 | 1993-07-31 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 장치와 그 제조 방법 |
US5352620A (en) * | 1984-05-23 | 1994-10-04 | Hitachi, Ltd. | Method of making semiconductor device with memory cells and peripheral transistors |
KR940006668B1 (ko) * | 1984-11-22 | 1994-07-25 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 집적회로 장치의 제조방법 |
US4702000A (en) * | 1986-03-19 | 1987-10-27 | Harris Corporation | Technique for elimination of polysilicon stringers in direct moat field oxide structure |
EP0242540A1 (en) * | 1986-04-21 | 1987-10-28 | International Business Machines Corporation | Method and structure for reducing resistance in integrated circuits |
US4818725A (en) * | 1986-09-15 | 1989-04-04 | Harris Corp. | Technique for forming planarized gate structure |
US4978628A (en) * | 1986-11-19 | 1990-12-18 | Teledyne Industries, Inc. | Drail-well/extension high voltage MOS transistor structure and method of fabrication |
JP2565317B2 (ja) * | 1986-12-03 | 1996-12-18 | 富士通株式会社 | 半導体装置の製造方法 |
US4753898A (en) * | 1987-07-09 | 1988-06-28 | Motorola, Inc. | LDD CMOS process |
US5236867A (en) * | 1987-11-13 | 1993-08-17 | Matsushita Electronics Corporation | Manufacturing method of contact hole arrangement of a semiconductor device |
JPH01128568A (ja) * | 1987-11-13 | 1989-05-22 | Matsushita Electron Corp | 半導体装置 |
JP2695185B2 (ja) * | 1988-05-02 | 1997-12-24 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
JP2645088B2 (ja) * | 1988-07-15 | 1997-08-25 | 株式会社東芝 | 半導体装置の製造方法 |
US5200354A (en) * | 1988-07-22 | 1993-04-06 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing dynamic random access memory cell |
US5182224A (en) * | 1988-09-22 | 1993-01-26 | Hyundai Electronics Industries Co., Ltd. | Method of making dynamic random access memory cell having a SDHT structure |
KR910007181B1 (ko) * | 1988-09-22 | 1991-09-19 | 현대전자산업 주식회사 | Sdtas구조로 이루어진 dram셀 및 그 제조방법 |
JPH0744275B2 (ja) * | 1988-10-06 | 1995-05-15 | 日本電気株式会社 | 高耐圧mos型半導体装置の製造方法 |
JPH02239670A (ja) * | 1989-03-14 | 1990-09-21 | Fujitsu Ltd | 半導体装置 |
US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
JPH03116714A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 半導体集積回路素子の製造方法 |
JP3144000B2 (ja) * | 1990-11-28 | 2001-03-07 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
US5234863A (en) * | 1990-12-11 | 1993-08-10 | Seiko Instruments Inc. | Method of manufacturing doped contacts to semiconductor devices |
KR930009127B1 (ko) * | 1991-02-25 | 1993-09-23 | 삼성전자 주식회사 | 스택형캐패시터를구비하는반도체메모리장치 |
TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
KR100190834B1 (ko) | 1994-12-08 | 1999-06-01 | 다니구찌 이찌로오, 기타오카 다카시 | 반도체장치및그제조방법 |
US5605862A (en) * | 1995-04-05 | 1997-02-25 | International Business Machines Corporation | Process for making low-leakage contacts |
WO1997006560A1 (en) * | 1995-08-03 | 1997-02-20 | Micron Technology, Inc. | Low cost local interconnect process |
US10134985B2 (en) | 2006-10-20 | 2018-11-20 | The Regents Of The University Of Michigan | Non-volatile solid state resistive switching devices |
US8071972B2 (en) | 2008-10-20 | 2011-12-06 | The Regents Of The University Of Michigan | Silicon based nanoscale crossbar memory |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
CN103081093B (zh) | 2010-06-11 | 2015-06-03 | 科洛斯巴股份有限公司 | 存储器件的柱结构以及方法 |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
CN103828047A (zh) | 2011-07-22 | 2014-05-28 | 科洛斯巴股份有限公司 | 用于非易失性存储器装置的p+硅锗材料的种子层及方法 |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
-
1980
- 1980-03-26 JP JP3836880A patent/JPS56134757A/ja active Granted
-
1981
- 1981-03-20 US US06/245,982 patent/US4433468A/en not_active Expired - Lifetime
- 1981-03-24 GB GB8109176A patent/GB2075255B/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0470523B2 (ja) * | 1988-09-10 | 1992-11-11 | Kansai Denryoku Kk |
Also Published As
Publication number | Publication date |
---|---|
GB2075255A (en) | 1981-11-11 |
US4433468A (en) | 1984-02-28 |
JPS56134757A (en) | 1981-10-21 |
GB2075255B (en) | 1984-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0228902B2 (ja) | ||
US4425700A (en) | Semiconductor device and method for manufacturing the same | |
US4306915A (en) | Method of making electrode wiring regions and impurity doped regions self-aligned therefrom | |
US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
US5686322A (en) | Process for doping two levels of a double poly bipolar transistor after formation of second poly layer | |
JPH098135A (ja) | 半導体装置の製造方法 | |
KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
JPS62291176A (ja) | 半導体装置の製造方法 | |
JPH0127589B2 (ja) | ||
US3967364A (en) | Method of manufacturing semiconductor devices | |
JP2668528B2 (ja) | 半導体装置の製造方法 | |
JP2707536B2 (ja) | 半導体装置の製造方法 | |
JPS62122173A (ja) | 半導体装置 | |
US3977920A (en) | Method of fabricating semiconductor device using at least two sorts of insulating films different from each other | |
JPH0314241A (ja) | 半導体装置の製造方法 | |
JPS61251165A (ja) | Bi−MIS集積回路の製造方法 | |
JP2709714B2 (ja) | 半導体装置およびその製造方法 | |
JPH08264482A (ja) | 半導体装置の製造方法 | |
JP3848782B2 (ja) | 半導体装置の製造方法 | |
JPS61251164A (ja) | Bi−MIS集積回路の製造方法 | |
JPH0831468B2 (ja) | 半導体装置の製造方法 | |
JPH01191478A (ja) | 半導体装置の製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPS6145392B2 (ja) | ||
JPS5835970A (ja) | 半導体装置の製造方法 |