JPH0228902B2 - - Google Patents

Info

Publication number
JPH0228902B2
JPH0228902B2 JP55038368A JP3836880A JPH0228902B2 JP H0228902 B2 JPH0228902 B2 JP H0228902B2 JP 55038368 A JP55038368 A JP 55038368A JP 3836880 A JP3836880 A JP 3836880A JP H0228902 B2 JPH0228902 B2 JP H0228902B2
Authority
JP
Japan
Prior art keywords
type
polycrystalline silicon
source
silicon film
drain regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55038368A
Other languages
English (en)
Other versions
JPS56134757A (en
Inventor
Ikuo Kawamata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP3836880A priority Critical patent/JPS56134757A/ja
Priority to US06/245,982 priority patent/US4433468A/en
Priority to GB8109176A priority patent/GB2075255B/en
Publication of JPS56134757A publication Critical patent/JPS56134757A/ja
Publication of JPH0228902B2 publication Critical patent/JPH0228902B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は、相補型MOS半導体装置の製造方法
にかかり、特に相補型半導体装置の浅い拡散層
と、配線金属とを接続する構造およびその製造方
法に関する。
従来、配線金属としてアルミニウムを使用する
場合には、第１図に示す如く、Ｎ型シリコン基板
３に形成されたＰ型拡散層６及びこの基板に設け
られたＰウエル４に形成されたＮ型拡散層５とア
ルミニウム配線１とは酸化膜９に開孔したコンタ
クト孔内を通して直接接触していた。この場合ア
ルミニウム配線１と拡散層５及び６の電気的接続
を良くするため400℃〜500℃の温度で熱処理され
るのが普通で以下この熱処理をアロイと呼ぶこと
にする。従来技術による構造ではアロイにより基
板のシリコンが配線用アルミニウム中に拡散する
と同時に、この配線用アルミニウムが基板のシリ
コン中にも拡散し、シリコンとアルミニウムの熱
合金反応物が形成される。この熱合金反応物はア
ロイスパイクと呼ばれ、コンタクト部より接合付
近に向かい反応が進むアロイスパイクはアロイ時
間と共に深くなり、ついにはＰ−Ｎ接合リークお
よび接合の破壊という劣化現象を引き起こす欠点
を有していた。相補型MOS半導体装置からなる
集積回路の高集積化に伴い、近年素子寸法の縮小
化と拡散層深さが0.5μｍ以下のシヤロウ化が要求
されているが、従来のプロセスでは前述のような
欠点を有するため拡散層深さは0.5μｍ以下には出
来ず、相補型MOS半導体装置からなる集積回路
の高集積化に制限を加えている。
尚第１図で、ゲートシリコン酸化膜１０上にそ
れぞれシリコンゲート電極７，８が設けられそれ
にアルミニウム電極配線２が接続されている。
本発明は上述の欠点を除去し、相補型MOS半
導体装置からなる集積回路の高集積化を可能にす
る新規な相補型MOS半導体装置の製造方法を提
供するものである。
本発明はたとえば第２図に示すように、相補型
MOS半導体装置において、ソース、ドレインと
なるＮ型不純物領域５及びソース、ドレインとな
るＰ型不純物領域６がすでに形成されたシリコン
基板３の上の二酸化シリコン層９の所定位置に開
孔されたコンタクト孔部分のＮ型不純物領域５と
配線を結合すべきコンタクト開口領域には、Ｎ型
不純物がドープされた半導体層たとえば多結晶シ
リコン１２を形成してＮ型拡散層１３を設け、Ｐ
型不純物領域６と配線を結合すべきコンタクト開
口領域にはＰ型不純物をイオン注入することによ
り、Ｐ型拡散層１４を設け、その後ソース、ドレ
インのコンタクト孔部分の配線金属１と多結晶シ
リコン１２との間、ソース、ドレインのコンタク
ト孔部分の配線金属１とシリコン基板３との間、
およびゲートのコンタクト部分の配線金属２とシ
リコンゲート電極７，８との間にノンドープの多
結晶シリコン層１１を挾んだことを特徴とする。
すなわち本発明の特徴は、半導体基板のＰ型の
領域にＮ型のソース、ドレイン領域を熱拡散法で
形成し、Ｎ型の領域にＰ型のソース、ドレイン領
域を熱拡散法で形成する工程と、前記半導体基板
の主面に形成されかつ前記各ソース、ドレイン領
域に達する開孔を有する絶縁膜上および該各開孔
内に第１の多結晶シリコン膜を形成する工程と、
前記Ｐ型のソース、ドレイン領域上の前記第１の
多結晶シリコン膜の部分をマスクした状態でＮ型
の不純物を露出せる該第１の多結晶シリコン膜に
熱拡散法により導入し、これによりこのＮ型の不
純物を該第１の多結晶シリコン膜を貫通して前記
Ｎ型のソース、ドレイン領域上の開孔を通して半
導体基板に導入する工程と、前記第１の多結晶シ
リコン膜をパターニングすることにより、前記Ｎ
型のソース、ドレイン領域上の開孔内およびその
近傍にＮ型化された該第１の多結晶シリコン膜を
残余せしめる工程と、前記残余せるＮ型の第１の
多結晶シリコン膜をマスクした状態で前記Ｐ型の
ソース、ドレイン領域上の開孔を通してＰ型の不
純物を半導体基板内にイオン注入法で導入する工
程と、実質的にノンドープの第２の多結晶シリコ
ン膜を全面に被着し、その上にアルミニウム膜を
被着し、該アルミニウム膜および第２の多結晶シ
リコン膜をパターニングして各ソース、ドレイン
領域に対する電極を形成する工程とを有する相補
型MOS半導体装置の製造方法にある。ここでＰ
型のソース、ドレイン領域上の第２の多結晶シリ
コン膜には上層のアルミニウム膜からのアルミニ
ウムが入りＰ型となる。一方、Ｎ型のソース、ド
レイン領域上の第２の多結晶シリコン膜にもアル
ミニウムが入るがその量よりもその下の第１の多
結晶シリコン膜よりのＮ型不純物の侵入が大であ
るから、この部分はＮ型となる。
以下、本発明の一実施例を従来技術と比較しな
がら、図面を用いて詳しく説明する。
本発明に基づくＮ型不純物領域のコンタクト部
の断面図を第４図ａに、Ｐ型不純物領域のコンタ
クト部の断面図を第４図ｂに示す。Ｎ型及びＰ型
不純物領域のどちらのコンタクト孔部８０におい
てコンタクトを行う不純物領域（拡散層）５又は
６はアルミニウム配線１との間には半導体層１２
と１１又は１１が挟まれている。従つてアロイに
よつて、アルミニウム中へのシリコンの拡散現象
は起こるが、拡散するシリコンが、該挟まれた半
導体層より供給されるため、シリコン基板３の拡
散層５及び６は、この現象とは全く無関係とな
り、良好なＰ−Ｎ接合が保たれる。
また、従来技術によるコンタクト孔の部分を拡
大した第３図ａ及び第３図ｂに示すように開口さ
れたコンタクト孔部８０が拡散層５又は６からズ
レている時にはアルミニウム配線１がＰ−Ｎ接合
を短絡してしまい良好なＰ−Ｎ接合を得ることが
できない。しかし、第４図ａ及び第４図ｂに示す
ように、本発明によれば、開孔されたコンタクト
孔部が拡散層５又は６からズレていてもコンタク
ト孔の下のシリコン基板には、Ｎ型不純物領域で
は半導体層１２にＮ型の不純物を拡散する時に半
導体層を貫き抜いてＮ型の不純物が基板にも拡散
され、Ｎ型の拡散層１３が形成される。また、Ｐ
型不純物領域ではあらかじめイオン注入によりＰ
型の拡散層１４が形成されているため、上述のよ
うな短絡事故はなく良好なＰ−Ｎ接合を得ること
が出来る。
次に、第５図乃至第１８図を用いて、本発明の
新規な相補型MOS半導体装置の製造方法の一実
施例について順次説明する。まず従来の製造方法
に従い、第５図に示すようにＮ型シリコン基板３
の表面に、熱酸化法などにより二酸化シリコン９
を設け、Ｐウエル４を形成すべき部分を写真蝕刻
法により選択エツチングし、その後熱拡散法又は
イオン注入法を用いて第６図に示すようにホウ素
をテポジツト、ドライブインし、Ｐウエル４を形
成する。次に第７図に示すように素子を形成すべ
き部分の二酸化シリコンを写真蝕刻法により選択
エツチングした後、第８図に示すように熱酸化法
によりゲート酸化膜１０を形成する。
その後気相成長法などにより、多結晶シリコン
５０を被着する。その後第９図に示すように、多
結晶シリコン５０を必要な部分図ではゲート部分
７と８を残し、写真蝕刻法により選択エツチング
し、第１０図に示すように、CVD法などにより
シリコン窒化膜１５をＮ型不純物領域の拡散層を
形成する際にマスクとなるだけの厚さを有する層
となるように全面に被着し、写真蝕刻法によりＮ
型不純物領域となる部分を選択的にエツチングす
る。しかる後第１１図に示すように、Ｎ型不純物
領域のソース及びドレイン用拡散層５を熱拡散法
により形成する。この時、Ｎ型不純物領域の多結
晶ポリシリ８にもＮ型不純物が拡散される。その
後第１２図に示すように、Ｐ型不純物領域となる
部分に被着したシリコン窒化膜１５を選択的にエ
ツチングする。
その後第１３図に示すように、Ｐ型の不純物を
熱拡散法により導入してＰ型不純物領域のソー
ス、ドレイン用拡散層６を形成する。この時、Ｐ
型不純物はＰ型不純物領域の多結晶シリコン７に
も拡散される。その後、第１４図に示すように所
定の位置にコンタクト孔を開孔した後、全面に多
結晶シリコン５０を被着し、第１５図に示すよう
にＮ型不純物領域上の多結晶シリコン５０の部分
にＮ型の不純物を熱拡散３０によりドープする。
この時Ｐ型不純物領域上の多結晶シリコンにはＮ
型不純物のマスクとなるだけの窒化膜１５などを
形成しておく。この時、Ｎ型の不純物は多結晶シ
リコンを貫通してコンタクト孔を通してＰウエル
４中にもドープされるので、コンタクト孔の下に
は必ず拡散層１３ができる。従つてたとえコンタ
クト孔を設けた位置がＮ型拡散層の所定の位置か
らズレていても、配線金属１がＮ型拡散層５のＰ
ウエル４とを短絡することを防ぐ大きな長所を有
する。第１６図に示すように多結晶シリコン５０
を選択的にエツチングしてＮ型の多結晶シリコン
１２を形成する。その後第１７図に示すごとくＰ
型不純物領域にＰ型の不純物をイオン注入４０し
てＰ型拡散層１４を形成する。この際、Ｎ型不純
物領域およびＮ型多結晶シリコンにはイオン注入
防止用の所定のマスク６０を設けて行う。従つて
たとえコンタクト孔を設けた位置がＰ型拡散層の
所定の位置からズレていても、配線金属１がＰ型
拡散層と基板とを短絡することを防ぐ大きな長所
を有する。その後、第１８図に示すように気相成
長法などにより、全面におよそ500Å3000Åのノ
ンドープの多結晶シリコン１を被着した後、該多
結晶シリコンの上に真空蒸着法などにより配線用
アルミニウム７０を被着する。その後、第１９図
に示すように、写真蝕刻工程により所定の配線１
及び２を形成し、第２０図に知すように、該配線
金属１及び２をマスクとして該多結晶シリコン１
１を選択的に除去して、相補型MOS半導体装置
を得ることが出来る。
以上主にシリコンゲート技術を用いて本発明を
説明してきたが、アルミゲート技術にも本発明を
適用できることは言うまでもない。
【図面の簡単な説明】
第１図は従来技術によるシリコンゲート相補型
MOS半導体装置の断面図であり、第２図は本発
明の一実施例によるシリコンゲート相補型MOS
半導体装置の断面図である。また、第３図ａ及び
第３図ｂは、従来技術による拡散層とコンタクト
孔とが位置ズレした時のコンタクト部の平面図及
び同平面図におけるＡ−A′矢視断面図であり、
第４図ａ及び第４図ｂは本発明による拡散層とコ
ンタクト孔とが位置ズレした時のそれぞれＮ型不
純物領域及びＰ型不純物領域の断面図である。第
５図乃至第２０図は本発明に基づく一実施例であ
る相補型MOS半導体装置の製造方法を順次工程
順に説明する図である。 なお、図において、１……ソース及びドレイン
用引き出しアルミニウム配線、２……アルミニウ
ムゲート電極、３……Ｎ型シリコン基板、４……
Ｐウエル、５……Ｎ型拡散層、６……Ｐ型拡散
層、７……Ｐ型不純物領域間上のシリコンゲート
電極、８……Ｎ型不純物領域のシリコンゲート電
極、９……フイールド部の二酸化シリコン、１０
……ゲート部分の二酸化シリコン、１１……ノン
ドープの配線用多結晶シリコン、１２……Ｎ型不
純物をドープした多結晶シリコン層、１３……多
結晶シリコンを貫通したＮ型不純物により形成さ
れたＮ型拡散層、１４……イオン注入４０により
形成されたＰ型拡散層、１５……窒化膜、３０…
…Ｎ型不純物の熱拡散、４０……Ｐ型不純物のイ
オン注入、５０……多結晶シリコン層、６０……
イオン注入防止用マスク、７０……配線用アルミ
ニウム層、８０……コンタクト孔部である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板のＰ型の領域にＮ型のソース、ド
    レイン領域を熱拡散法で形成し、Ｎ型の領域にＰ
    型のソース、ドレイン領域を熱拡散法で形成する
    工程と、前記半導体基板の主面に形成されかつ前
    記各ソース、ドレイン領域に達する開孔を有する
    絶縁膜上および該各開孔内に第１の多結晶シリコ
    ン膜を形成する工程と、前記Ｐ型のソース、ドレ
    イン領域上の前記第１の多結晶シリコン膜の部分
    をマスクした状態でＮ型の不純物を露出せる該第
    １の多結晶シリコン膜に熱拡散法により導入し、
    これによりこのＮ型の不純物を該第１の多結晶シ
    リコン膜を貫通して前記Ｎ型のソース、ドレイン
    領域上の開孔を通して半導体基板に導入する工程
    と、前記第１の多結晶シリコン膜をパターニング
    することにより、前記Ｎ型のソース、ドレイン領
    域上の開孔内およびその近傍のみにＮ型化された
    該第１の多結晶シリコン膜を残余せしめる工程
    と、前記残余せるＮ型の第１の多結晶シリコン膜
    をマスクした状態で前記Ｐ型のソース、ドレイン
    領域上の開孔を通してＰ型の不純物を半導体基板
    内にイオン注入法で導入する工程と、実質的にノ
    ンドープの第２の多結晶シリコン膜を全面に被着
    し、その上にアルミニウム膜を被着し、該アルミ
    ニウム膜および第２の多結晶シリコン膜をパター
    ニングして各ソース、ドレイン領域に対する電極
    を形成する工程とを有することを特徴とする相補
    型MOS半導体装置の製造方法。
JP3836880A 1980-03-26 1980-03-26 Complementary type mos semiconductor device and its manufacture Granted JPS56134757A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3836880A JPS56134757A (en) 1980-03-26 1980-03-26 Complementary type mos semiconductor device and its manufacture
US06/245,982 US4433468A (en) 1980-03-26 1981-03-20 Method for making semiconductor device having improved thermal stress characteristics
GB8109176A GB2075255B (en) 1980-03-26 1981-03-24 Contact electrodes for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3836880A JPS56134757A (en) 1980-03-26 1980-03-26 Complementary type mos semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
JPS56134757A JPS56134757A (en) 1981-10-21
JPH0228902B2 true JPH0228902B2 (ja) 1990-06-27

Family

ID=12523332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3836880A Granted JPS56134757A (en) 1980-03-26 1980-03-26 Complementary type mos semiconductor device and its manufacture

Country Status (3)

Country Link
US (1) US4433468A (ja)
JP (1) JPS56134757A (ja)
GB (1) GB2075255B (ja)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141890A (en) * 1982-02-01 1992-08-25 Texas Instruments Incorporated CMOS sidewall oxide-lightly doped drain process
US4498223A (en) * 1982-04-23 1985-02-12 Gte Laboratories Incorporated Method of fabrication of monolithic integrated circuit structure
US5145798A (en) * 1982-08-30 1992-09-08 Texas Instruments Incorporated Method of fabricating an insulated gate field effect transistor having lightly-doped source and drain extensions using an oxide sidewall spacer method
US4888297A (en) * 1982-09-20 1989-12-19 International Business Machines Corporation Process for making a contact structure including polysilicon and metal alloys
JPS5952849A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
JPS5974668A (ja) * 1982-09-20 1984-04-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路接点構造体
JPS5957477A (ja) * 1982-09-27 1984-04-03 Fujitsu Ltd 半導体装置
US4462151A (en) * 1982-12-03 1984-07-31 International Business Machines Corporation Method of making high density complementary transistors
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
JPS59201461A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 読み出し専用半導体記憶装置およびその製造方法
GB2139420B (en) * 1983-05-05 1987-04-29 Standard Telephones Cables Ltd Semiconductor devices
GB2139418A (en) * 1983-05-05 1984-11-07 Standard Telephones Cables Ltd Semiconductor devices and conductors therefor
US4489479A (en) * 1983-09-01 1984-12-25 Hughes Aircraft Company Method for repair of buried contacts in MOSFET devices
JPS6076144A (ja) * 1983-10-03 1985-04-30 Matsushita Electronics Corp 半導体装置の製造方法
US5610089A (en) * 1983-12-26 1997-03-11 Hitachi, Ltd. Method of fabrication of semiconductor integrated circuit device
US5276346A (en) * 1983-12-26 1994-01-04 Hitachi, Ltd. Semiconductor integrated circuit device having protective/output elements and internal circuits
US4512073A (en) * 1984-02-23 1985-04-23 Rca Corporation Method of forming self-aligned contact openings
US4553315A (en) * 1984-04-05 1985-11-19 Harris Corporation N Contact compensation technique
US4535532A (en) * 1984-04-09 1985-08-20 At&T Bell Laboratories Integrated circuit contact technique
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
US4663645A (en) * 1984-05-23 1987-05-05 Hitachi, Ltd. Semiconductor device of an LDD structure having a floating gate
KR940006668B1 (ko) * 1984-11-22 1994-07-25 가부시끼가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치의 제조방법
US4702000A (en) * 1986-03-19 1987-10-27 Harris Corporation Technique for elimination of polysilicon stringers in direct moat field oxide structure
EP0242540A1 (en) * 1986-04-21 1987-10-28 International Business Machines Corporation Method and structure for reducing resistance in integrated circuits
US4818725A (en) * 1986-09-15 1989-04-04 Harris Corp. Technique for forming planarized gate structure
US4978628A (en) * 1986-11-19 1990-12-18 Teledyne Industries, Inc. Drail-well/extension high voltage MOS transistor structure and method of fabrication
JP2565317B2 (ja) * 1986-12-03 1996-12-18 富士通株式会社 半導体装置の製造方法
US4753898A (en) * 1987-07-09 1988-06-28 Motorola, Inc. LDD CMOS process
US5236867A (en) * 1987-11-13 1993-08-17 Matsushita Electronics Corporation Manufacturing method of contact hole arrangement of a semiconductor device
JPH01128568A (ja) * 1987-11-13 1989-05-22 Matsushita Electron Corp 半導体装置
JP2695185B2 (ja) * 1988-05-02 1997-12-24 株式会社日立製作所 半導体集積回路装置及びその製造方法
JP2645088B2 (ja) * 1988-07-15 1997-08-25 株式会社東芝 半導体装置の製造方法
US5200354A (en) * 1988-07-22 1993-04-06 Hyundai Electronics Industries Co. Ltd. Method for manufacturing dynamic random access memory cell
KR910007181B1 (ko) * 1988-09-22 1991-09-19 현대전자산업 주식회사 Sdtas구조로 이루어진 dram셀 및 그 제조방법
US5182224A (en) * 1988-09-22 1993-01-26 Hyundai Electronics Industries Co., Ltd. Method of making dynamic random access memory cell having a SDHT structure
JPH0744275B2 (ja) * 1988-10-06 1995-05-15 日本電気株式会社 高耐圧ｍｏｓ型半導体装置の製造方法
JPH02239670A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 半導体装置
US4948745A (en) * 1989-05-22 1990-08-14 Motorola, Inc. Process for elevated source/drain field effect structure
JPH03116714A (ja) * 1989-09-28 1991-05-17 Nec Ic Microcomput Syst Ltd 半導体集積回路素子の製造方法
JP3144000B2 (ja) * 1990-11-28 2001-03-07 セイコーエプソン株式会社 半導体装置およびその製造方法
US5234863A (en) * 1990-12-11 1993-08-10 Seiko Instruments Inc. Method of manufacturing doped contacts to semiconductor devices
KR930009127B1 (ko) * 1991-02-25 1993-09-23 삼성전자 주식회사 스택형캐패시터를구비하는반도체메모리장치
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
KR100190834B1 (ko) * 1994-12-08 1999-06-01 다니구찌 이찌로오, 기타오카 다카시 반도체장치및그제조방법
US5605862A (en) * 1995-04-05 1997-02-25 International Business Machines Corporation Process for making low-leakage contacts
AU6689296A (en) * 1995-08-03 1997-03-05 Micron Technology, Inc. Low cost local interconnect process
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
WO2010048127A2 (en) 2008-10-20 2010-04-29 The Regents Of The University Of Michigan A silicon based nanoscale crossbar memory
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
EP2735028A4 (en) 2011-07-22 2015-05-06 Crossbar Inc SEED LAYER FOR A P + SILICON GERMANIUM MATERIAL FOR A NON-VOLATILE MEMORY AND METHOD
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US4041518A (en) 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US3918149A (en) 1974-06-28 1975-11-11 Intel Corp Al/Si metallization process
JPS5248979A (en) 1975-10-17 1977-04-19 Mitsubishi Electric Corp Process for production of complementary type mos integrated circuit de vice
US4151631A (en) 1976-09-22 1979-05-01 National Semiconductor Corporation Method of manufacturing Si gate MOS integrated circuit
US4313768A (en) 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate

Also Published As

Publication number Publication date
JPS56134757A (en) 1981-10-21
GB2075255A (en) 1981-11-11
US4433468A (en) 1984-02-28
GB2075255B (en) 1984-05-10

Similar Documents

Publication Publication Date Title
JPH0228902B2 (ja)
US4425700A (en) Semiconductor device and method for manufacturing the same
US4306915A (en) Method of making electrode wiring regions and impurity doped regions self-aligned therefrom
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
JP2008235927A (ja) 第二のポリ層の形成後に二重ポリバイポーラトランジスタの２つのレベルをドーピングするプロセス
JPH098135A (ja) 半導体装置の製造方法
KR940011478B1 (ko) 반도체 장치의 제조방법
JPH0581051B2 (ja)
JPH0127589B2 (ja)
US3967364A (en) Method of manufacturing semiconductor devices
JP2668528B2 (ja) 半導体装置の製造方法
JP2707536B2 (ja) 半導体装置の製造方法
JPS62122173A (ja) 半導体装置
US3977920A (en) Method of fabricating semiconductor device using at least two sorts of insulating films different from each other
JPH0314241A (ja) 半導体装置の製造方法
JP2709714B2 (ja) 半導体装置およびその製造方法
JPH08264482A (ja) 半導体装置の製造方法
JP3848782B2 (ja) 半導体装置の製造方法
JP3077146B2 (ja) 半導体装置の製造方法
JPS61251164A (ja) Ｂｉ−ＭＩＳ集積回路の製造方法
JPH0831468B2 (ja) 半導体装置の製造方法
JPH01191478A (ja) 半導体装置の製造方法
JPS5835970A (ja) 半導体装置の製造方法
JPH03246947A (ja) 半導体装置
JPH10340863A (ja) 半導体装置の製造方法