JP3220300B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3220300B2 JP3220300B2 JP19927393A JP19927393A JP3220300B2 JP 3220300 B2 JP3220300 B2 JP 3220300B2 JP 19927393 A JP19927393 A JP 19927393A JP 19927393 A JP19927393 A JP 19927393A JP 3220300 B2 JP3220300 B2 JP 3220300B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- bpsg
- insulating film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するもので、特にリンケイ酸ガラス膜（ＰＳＧ膜と
略記）またはボロンリンケイ酸ガラス膜（ＢＰＳＧ膜と
略記）からなる層間絶縁膜の膜質安定化に使用されるも
のである。
に関するもので、特にリンケイ酸ガラス膜（ＰＳＧ膜と
略記）またはボロンリンケイ酸ガラス膜（ＢＰＳＧ膜と
略記）からなる層間絶縁膜の膜質安定化に使用されるも
のである。
【０００２】
【従来の技術】ＬＳＩ等半導体装置の導電配線間の絶縁
膜としては、酸化ケイ素（Ｓi Ｏ2 ）が広く用いられて
いる。特に金属配線より下部（基板側）の層間絶縁膜と
しては、熱処理による平坦化を可能とするため、リン
（Ｐ）、またはリン及びボロン（Ｂ）をドーピングした
ガラス（ＰＳＧまたはＢＰＳＧ）が広く用いられてい
る。
膜としては、酸化ケイ素（Ｓi Ｏ2 ）が広く用いられて
いる。特に金属配線より下部（基板側）の層間絶縁膜と
しては、熱処理による平坦化を可能とするため、リン
（Ｐ）、またはリン及びボロン（Ｂ）をドーピングした
ガラス（ＰＳＧまたはＢＰＳＧ）が広く用いられてい
る。
【０００３】その成膜方法は、一般的にＣＶＤ法が用い
られ、例えば、ＬＰ−ＣＶＤ法でＢＰＳＧ膜を形成する
場合には、約 600℃で、約 1Ｔorr の減圧状態にある反
応チャンバー内にＴＥＯＳ（テトラエトキシシラン）−
ＰＨ3 （ホスフィン）−ＴＭＢ（トリメチルボレート）
を導入することにより成膜される。その他常圧ＣＶＤ、
プラズマＣＶＤも広く用いられている。いずれの方法で
も、導入ガスの流量比等の成膜条件を変えることで、ボ
ロン、リンのドーピング量を所望の値にコントロールで
きる。
られ、例えば、ＬＰ−ＣＶＤ法でＢＰＳＧ膜を形成する
場合には、約 600℃で、約 1Ｔorr の減圧状態にある反
応チャンバー内にＴＥＯＳ（テトラエトキシシラン）−
ＰＨ3 （ホスフィン）−ＴＭＢ（トリメチルボレート）
を導入することにより成膜される。その他常圧ＣＶＤ、
プラズマＣＶＤも広く用いられている。いずれの方法で
も、導入ガスの流量比等の成膜条件を変えることで、ボ
ロン、リンのドーピング量を所望の値にコントロールで
きる。
【０００４】成膜されたＢＰＳＧ膜は、シリコン基板ま
たはその上に形成された電極部分または下部の導体配線
層と、その上層部に配線されるＡl 基合金（Ａl をベー
スとしＳi 、Ｃu 等を加えたもの）層との絶縁膜として
用いられているが、成膜後の段差が存在している状態の
ＢＰＳＧ膜上にＡl 配線を行なうと、断線や配線間でシ
ョートを引き起こしやすい。そこでその防止目的とし
て、成膜後に熱処理を行ない、ＢＰＳＧの熱流動を利用
した平坦化を行なっている。
たはその上に形成された電極部分または下部の導体配線
層と、その上層部に配線されるＡl 基合金（Ａl をベー
スとしＳi 、Ｃu 等を加えたもの）層との絶縁膜として
用いられているが、成膜後の段差が存在している状態の
ＢＰＳＧ膜上にＡl 配線を行なうと、断線や配線間でシ
ョートを引き起こしやすい。そこでその防止目的とし
て、成膜後に熱処理を行ない、ＢＰＳＧの熱流動を利用
した平坦化を行なっている。
【０００５】ＢＰＳＧ等のガラス膜を熱処理により平坦
化する場合、その平坦度は、熱処理温度の高温化及び処
理時間の長時間化に伴い向上するが、良好の平坦度を得
るため高温、長時間の熱処理を行なうと、前工程ですで
に形成されている不純物拡散層の延びが著しくなる。
化する場合、その平坦度は、熱処理温度の高温化及び処
理時間の長時間化に伴い向上するが、良好の平坦度を得
るため高温、長時間の熱処理を行なうと、前工程ですで
に形成されている不純物拡散層の延びが著しくなる。
【０００６】一方、ＬＳＩの高集積度化に伴い、拡散層
間の距離が短く、また拡散層の深さがより浅くなると、
こうした拡散層の延びにより、接合リークを引き起こす
などの不具合が生じ、求められているデバイス特性が得
られなくなるという問題点がある。
間の距離が短く、また拡散層の深さがより浅くなると、
こうした拡散層の延びにより、接合リークを引き起こす
などの不具合が生じ、求められているデバイス特性が得
られなくなるという問題点がある。
【０００７】この問題点の改善方法として、低温、短時
間の熱処理で平坦化が得られるようにするため、ＢＰＳ
Ｇにドーピングするボロン、リン濃度を高くし、成膜時
にＢＰＳＧのガラス転移温度を低下させる方法がある。
間の熱処理で平坦化が得られるようにするため、ＢＰＳ
Ｇにドーピングするボロン、リン濃度を高くし、成膜時
にＢＰＳＧのガラス転移温度を低下させる方法がある。
【０００８】しかしこの方法には次のような問題点があ
る。すなわち不純物濃度の高いＢＰＳＧ膜は、吸湿を起
こしやすく、絶縁膜としての耐圧の低下、Ａl 配線の腐
食等を引き起こす恐れがある。
る。すなわち不純物濃度の高いＢＰＳＧ膜は、吸湿を起
こしやすく、絶縁膜としての耐圧の低下、Ａl 配線の腐
食等を引き起こす恐れがある。
【０００９】また他の問題点としては次のようなものも
ある。シリコン基板に絶縁膜としてＢＰＳＧを成膜、平
坦化した後、リソグラフィ工程及びエッチング工程によ
りＢＰＳＧ膜の一部を開孔し、基板に形成したＰ型拡散
層に達するコンタクトホ―ルを形成する。このコンタク
トホ―ルを通して該Ｐ型拡散層と導通をとるために、Ｌ
Ｐ−ＣＶＤにより多結晶シリコンを配線として堆積し、
イオン注入によりボロンをドーピングする。その後、リ
ソグラフィ工程、エッチング工程により配線として加工
し、さらに上層の絶縁膜形成工程へと移る。しかし、こ
の後の製品にするまでの工程で、熱処理を行なうと、Ｂ
ＰＳＧ膜から多結晶シリコン配線へのリンの拡散がおこ
り、さらに多結晶シリコン配線を通して基板へも拡散す
る。このリンの拡散により、配線の多結晶シリコン中及
びシリコン基板のＰ型拡散層のキャリァ濃度が低下し、
コンタクト抵抗が高くなるという問題が生じる。これを
防止するためには、成膜時に、ＢＰＳＧ中のリンのドー
ピング量を減らす方法が考えられるが、上記のように、
成膜後の熱処理で十分な平坦度が得られないといった問
題が生じてしまう。
ある。シリコン基板に絶縁膜としてＢＰＳＧを成膜、平
坦化した後、リソグラフィ工程及びエッチング工程によ
りＢＰＳＧ膜の一部を開孔し、基板に形成したＰ型拡散
層に達するコンタクトホ―ルを形成する。このコンタク
トホ―ルを通して該Ｐ型拡散層と導通をとるために、Ｌ
Ｐ−ＣＶＤにより多結晶シリコンを配線として堆積し、
イオン注入によりボロンをドーピングする。その後、リ
ソグラフィ工程、エッチング工程により配線として加工
し、さらに上層の絶縁膜形成工程へと移る。しかし、こ
の後の製品にするまでの工程で、熱処理を行なうと、Ｂ
ＰＳＧ膜から多結晶シリコン配線へのリンの拡散がおこ
り、さらに多結晶シリコン配線を通して基板へも拡散す
る。このリンの拡散により、配線の多結晶シリコン中及
びシリコン基板のＰ型拡散層のキャリァ濃度が低下し、
コンタクト抵抗が高くなるという問題が生じる。これを
防止するためには、成膜時に、ＢＰＳＧ中のリンのドー
ピング量を減らす方法が考えられるが、上記のように、
成膜後の熱処理で十分な平坦度が得られないといった問
題が生じてしまう。
【００１０】
【発明が解決しようとする課題】これまで詳述したよう
に、ＢＰＳＧ膜形成後、良い平坦度を得るため、高温、
長時間の熱処理が望ましいが、これにより、基板に形成
されている不純物拡散層の不純物分布が変化し、所定の
デバイス特性が得られなくなる。これを避けるため、Ｂ
ＰＳＧのリンやボロンの濃度を増加し、低温、短時間の
熱処理で良い平坦度を得ようとすると、層間絶縁膜とし
てのＢＰＳＧ膜の膜質が低下し、従来技術で述べたよう
に、デバイス特性に種々の悪影響を与える。
に、ＢＰＳＧ膜形成後、良い平坦度を得るため、高温、
長時間の熱処理が望ましいが、これにより、基板に形成
されている不純物拡散層の不純物分布が変化し、所定の
デバイス特性が得られなくなる。これを避けるため、Ｂ
ＰＳＧのリンやボロンの濃度を増加し、低温、短時間の
熱処理で良い平坦度を得ようとすると、層間絶縁膜とし
てのＢＰＳＧ膜の膜質が低下し、従来技術で述べたよう
に、デバイス特性に種々の悪影響を与える。
【００１１】以上のように、従来技術においては、ボロ
ンやリンのドーピング量と熱処理条件を変えることだけ
では、平坦度、膜質共に優れたＢＰＳＧ膜を、デバイス
特性に悪影響を与えることなくパターン上に形成するこ
とは不可能である。
ンやリンのドーピング量と熱処理条件を変えることだけ
では、平坦度、膜質共に優れたＢＰＳＧ膜を、デバイス
特性に悪影響を与えることなくパターン上に形成するこ
とは不可能である。
【００１２】本発明は、層間絶縁膜のＰＳＧ膜またはＢ
ＰＳＧ膜中のリンまたはリンとボロンの濃度を、成膜、
平坦化のための熱処理時には高く、熱処理後に低減させ
る方法を提供し、これにより十分な平坦化形状と、デバ
イスに悪影響を与えない安定した膜質の層間絶縁膜を得
ることを目的とする。
ＰＳＧ膜中のリンまたはリンとボロンの濃度を、成膜、
平坦化のための熱処理時には高く、熱処理後に低減させ
る方法を提供し、これにより十分な平坦化形状と、デバ
イスに悪影響を与えない安定した膜質の層間絶縁膜を得
ることを目的とする。
【００１３】
【課題を解決するための手段】本発明は、半導体基板上
に層間絶縁膜としてリンケイ酸ガラス膜またはボロンリ
ンケイ酸ガラス膜を形成した後、該ガラス膜を加熱処理
して平坦化する層間絶縁膜形成工程において、前記平坦
化加熱処理の後に、該層間絶縁膜上にシリコン薄膜を形
成する工程と、該層間絶縁膜をシリコン薄膜と共にエネ
ルギービーム加熱方法を除く加熱方法によって加熱処理
する工程と、該シリコン薄膜を剥離する工程とを、行な
うことを特徴とする半導体装置の製造方法である。ここ
でいうエネルギービーム加熱方法とは、均一なビーム強
度を有する電子ビームを照射して加熱する加熱方法であ
って、特開平4-364041号公報に採用されているものであ
る。
に層間絶縁膜としてリンケイ酸ガラス膜またはボロンリ
ンケイ酸ガラス膜を形成した後、該ガラス膜を加熱処理
して平坦化する層間絶縁膜形成工程において、前記平坦
化加熱処理の後に、該層間絶縁膜上にシリコン薄膜を形
成する工程と、該層間絶縁膜をシリコン薄膜と共にエネ
ルギービーム加熱方法を除く加熱方法によって加熱処理
する工程と、該シリコン薄膜を剥離する工程とを、行な
うことを特徴とする半導体装置の製造方法である。ここ
でいうエネルギービーム加熱方法とは、均一なビーム強
度を有する電子ビームを照射して加熱する加熱方法であ
って、特開平4-364041号公報に採用されているものであ
る。
【００１４】上記層間絶縁膜は、絶縁膜を被着した基
板、該基板の拡散層に接触する電極コンタクト部または
下部の導体配線層と、その上層部に配線される導体配線
層との間の絶縁膜である。
板、該基板の拡散層に接触する電極コンタクト部または
下部の導体配線層と、その上層部に配線される導体配線
層との間の絶縁膜である。
【００１５】シリコン薄膜は、例えば多結晶シリコン膜
（ポリシリコン膜）或いは非晶質シリコン膜（アモルフ
ァスシリコン膜）である。
（ポリシリコン膜）或いは非晶質シリコン膜（アモルフ
ァスシリコン膜）である。
【００１６】
【作用】基板上に層間絶縁膜として、例えばリン及びボ
ロンを高濃度に含みガラス転移温度の低いＢＰＳＧ膜を
形成し、該膜を低温メルトにより十分平坦化した後、そ
の上にシリコン薄膜を形成する。このＢＰＳＧ膜とシリ
コン薄膜とを加熱処理し、ＢＰＳＧ中のリンやボロンを
シリコン薄膜中に拡散させ、その後シリコン薄膜を剥離
することによりＢＰＳＧ膜表面近傍のリン及びボロン濃
度を低下させ、デバイス特性に悪影響を与えない安定し
た層間絶縁膜（ＢＰＳＧ膜）を形成する。
ロンを高濃度に含みガラス転移温度の低いＢＰＳＧ膜を
形成し、該膜を低温メルトにより十分平坦化した後、そ
の上にシリコン薄膜を形成する。このＢＰＳＧ膜とシリ
コン薄膜とを加熱処理し、ＢＰＳＧ中のリンやボロンを
シリコン薄膜中に拡散させ、その後シリコン薄膜を剥離
することによりＢＰＳＧ膜表面近傍のリン及びボロン濃
度を低下させ、デバイス特性に悪影響を与えない安定し
た層間絶縁膜（ＢＰＳＧ膜）を形成する。
【００１７】
【実施例】図１は、本発明の製造方法の概要を模式的に
例示した断面図である。同図（ａ）において、熱酸化膜
等が形成された半導体基板２１及び電極配線２２上に、
層間絶縁膜として、リン 8wt％、ボロン 5wt％を含む高
濃度ＢＰＳＧ膜２３を形成する。同図（ｂ）において、
低温（約 800℃）メルトの熱処理を15分間行ない、ＢＰ
ＳＧ膜２３をフローして平坦化する。次に同図（ｃ）に
示すように、ＬＰ−ＣＶＤ法により多結晶シリコン膜２
４をＢＰＳＧ膜２３上に約 200nmの厚さに堆積する。次
に同図（ｄ）に示すように低温（約 800℃）アニールす
ると、ＢＰＳＧ膜２３のリンやボロンは、多結晶シリコ
ン膜２４中に矢線で示すように拡散する。次に同図
（ｅ）に示すように多結晶シリコン膜２４を剥離する
と、ＢＰＳＧ膜２３の表面近傍のリン及びボロンの濃度
は（ 1〜 3）wt％程度に減少する。この状態で、同図
（ｆ）に示すように、次工程まで放置しても表面２３ａ
における吸湿は認められない。したがって従来の製造方
法のように、ＢＰＳＧ膜が吸湿し、層間絶縁膜としての
耐圧低下や、Ａl 配線の腐食など皆無となり、また前記
のようにＰ型拡散層に接続するコンタクト抵抗や電極配
線抵抗の増加は防止される。次に、本発明の一実施例
を、ダイナミックＲＡＭの工程を例に図２ないし図４を
用いて説明する。
例示した断面図である。同図（ａ）において、熱酸化膜
等が形成された半導体基板２１及び電極配線２２上に、
層間絶縁膜として、リン 8wt％、ボロン 5wt％を含む高
濃度ＢＰＳＧ膜２３を形成する。同図（ｂ）において、
低温（約 800℃）メルトの熱処理を15分間行ない、ＢＰ
ＳＧ膜２３をフローして平坦化する。次に同図（ｃ）に
示すように、ＬＰ−ＣＶＤ法により多結晶シリコン膜２
４をＢＰＳＧ膜２３上に約 200nmの厚さに堆積する。次
に同図（ｄ）に示すように低温（約 800℃）アニールす
ると、ＢＰＳＧ膜２３のリンやボロンは、多結晶シリコ
ン膜２４中に矢線で示すように拡散する。次に同図
（ｅ）に示すように多結晶シリコン膜２４を剥離する
と、ＢＰＳＧ膜２３の表面近傍のリン及びボロンの濃度
は（ 1〜 3）wt％程度に減少する。この状態で、同図
（ｆ）に示すように、次工程まで放置しても表面２３ａ
における吸湿は認められない。したがって従来の製造方
法のように、ＢＰＳＧ膜が吸湿し、層間絶縁膜としての
耐圧低下や、Ａl 配線の腐食など皆無となり、また前記
のようにＰ型拡散層に接続するコンタクト抵抗や電極配
線抵抗の増加は防止される。次に、本発明の一実施例
を、ダイナミックＲＡＭの工程を例に図２ないし図４を
用いて説明する。
【００１８】図２において、通常のＤＲＡＭ作成工程に
従い、シリコン基板１上に素子分離用のフィールド酸化
膜２ａを形成し、素子形成領域内にキャパシタゲート及
びトランスファゲートを作成する。この時点でシリコン
基板１内には必要なＮ型拡散層３及びＰ型拡散層４が形
成されている。符号２は熱酸化膜を表わし、そのうち２
ｂはゲート用熱酸化膜、２ｃはキャパシタ用熱酸化膜で
ある。また符号５は、ワードライン用多結晶シリコン配
線である。
従い、シリコン基板１上に素子分離用のフィールド酸化
膜２ａを形成し、素子形成領域内にキャパシタゲート及
びトランスファゲートを作成する。この時点でシリコン
基板１内には必要なＮ型拡散層３及びＰ型拡散層４が形
成されている。符号２は熱酸化膜を表わし、そのうち２
ｂはゲート用熱酸化膜、２ｃはキャパシタ用熱酸化膜で
ある。また符号５は、ワードライン用多結晶シリコン配
線である。
【００１９】このようにワードライン用多結晶シリコン
配線５や熱酸化膜２等が形成されたシリコン基板１上
に、ビットラインを形成するに当たり、第１の層間絶縁
膜としてＢＰＳＧ膜６を、例えば 400nm形成する。この
ＢＰＳＧ膜６は、ＬＰ−ＣＶＤ法によりＴＥＯＳ、ＰＨ
3 、ＴＭＢの原料ガスにより形成され、ドーパントの濃
度は［Ｐ］＝ 8wt％、［Ｂ］＝ 5wt％とする。従来技術
で用いることのできるＢＰＳＧ膜のドーパント濃度は
［Ｐ］＝ 7wt％、［Ｂ］＝ 4wt％程度までであり、それ
以上の濃度では吸湿性が大きいなどの点から安定した膜
質のＢＰＳＧ膜を得ることができなかった。
配線５や熱酸化膜２等が形成されたシリコン基板１上
に、ビットラインを形成するに当たり、第１の層間絶縁
膜としてＢＰＳＧ膜６を、例えば 400nm形成する。この
ＢＰＳＧ膜６は、ＬＰ−ＣＶＤ法によりＴＥＯＳ、ＰＨ
3 、ＴＭＢの原料ガスにより形成され、ドーパントの濃
度は［Ｐ］＝ 8wt％、［Ｂ］＝ 5wt％とする。従来技術
で用いることのできるＢＰＳＧ膜のドーパント濃度は
［Ｐ］＝ 7wt％、［Ｂ］＝ 4wt％程度までであり、それ
以上の濃度では吸湿性が大きいなどの点から安定した膜
質のＢＰＳＧ膜を得ることができなかった。
【００２０】続いてビットライン用のコンタクトホール
７を開孔し、 800℃のウェット雰囲気中で15分間の熱処
理を行なう。この熱処理により、ＢＰＳＧ膜６はフロー
して平坦化され、コンタクトホール７も開孔端が滑らか
になる。またコンタクトホール７の底部には約 2nmの熱
酸化膜９が形成される。このコンタクトホール７は、メ
モリセル内ではＮ型拡散層３上に開孔されているが、周
辺Ｃ−ＭＯＳ回路領域では、図示してないがＰ型拡散層
上に開孔されている箇所もある。
７を開孔し、 800℃のウェット雰囲気中で15分間の熱処
理を行なう。この熱処理により、ＢＰＳＧ膜６はフロー
して平坦化され、コンタクトホール７も開孔端が滑らか
になる。またコンタクトホール７の底部には約 2nmの熱
酸化膜９が形成される。このコンタクトホール７は、メ
モリセル内ではＮ型拡散層３上に開孔されているが、周
辺Ｃ−ＭＯＳ回路領域では、図示してないがＰ型拡散層
上に開孔されている箇所もある。
【００２１】次にＢＰＳＧ膜６上に、本発明の特徴であ
る多結晶シリコン膜８（厚さ 200nm）を形成し、 800
℃、20分の熱処理をＮ2 雰囲気中で行なう。この熱処理
によりＢＰＳＧ膜６の表面層のリン及びボロンは、多結
晶シリコン膜８の中に拡散し、表面層でのドーパント濃
度は低下する。
る多結晶シリコン膜８（厚さ 200nm）を形成し、 800
℃、20分の熱処理をＮ2 雰囲気中で行なう。この熱処理
によりＢＰＳＧ膜６の表面層のリン及びボロンは、多結
晶シリコン膜８の中に拡散し、表面層でのドーパント濃
度は低下する。
【００２２】次に多結晶シリコン膜８をＣＦ4 −Ｏ2 の
プラズマによるダウンフローエッチング（プラズマ発生
室とエッチング室が分離され、プラズマ発生室で生成さ
れた比較的長寿命の中性活性種をエッチング室に輸送し
てエッチングすること）で除去する。このエッチング
は、酸化膜に比べてシリコンのエッチング速度が10倍近
く速いため、実質的に多結晶シリコン８のみを剥離する
ことができる。コンタクトホール７の底部においては、
前記ウェット雰囲気での熱処理時に形成された酸化膜９
がエッチングのストッパーとして働く。次に希弗酸によ
るエッチングを行ない、コンタクトホール７の底部のシ
リコン基板１を露出させ、次の工程へ移る。
プラズマによるダウンフローエッチング（プラズマ発生
室とエッチング室が分離され、プラズマ発生室で生成さ
れた比較的長寿命の中性活性種をエッチング室に輸送し
てエッチングすること）で除去する。このエッチング
は、酸化膜に比べてシリコンのエッチング速度が10倍近
く速いため、実質的に多結晶シリコン８のみを剥離する
ことができる。コンタクトホール７の底部においては、
前記ウェット雰囲気での熱処理時に形成された酸化膜９
がエッチングのストッパーとして働く。次に希弗酸によ
るエッチングを行ない、コンタクトホール７の底部のシ
リコン基板１を露出させ、次の工程へ移る。
【００２３】図３において、多結晶シリコン１０（厚さ
約 100nm）をＬＰ−ＣＶＤ法により形成し、Ｎ型拡散層
３上と、図示してないがＰ型拡散層上のそれぞれのコン
タクト領域にリンまたはヒ素、またはボロンをイオン注
入して多結晶シリコン１０をドーピングする。さらに金
属シリサイド膜、例えばタングステンシリサイド１１を
200nmスパッタ法により形成し、熱処理を行なう。さら
にこれをパターニングしてビット線の配線とする。以上
が本発明を適用してワード線多結晶シリコン配線５とビ
ット線多結晶シリコン配線１０との間に層間絶縁膜（Ｂ
ＰＳＧ膜）６を形成した例である。
約 100nm）をＬＰ−ＣＶＤ法により形成し、Ｎ型拡散層
３上と、図示してないがＰ型拡散層上のそれぞれのコン
タクト領域にリンまたはヒ素、またはボロンをイオン注
入して多結晶シリコン１０をドーピングする。さらに金
属シリサイド膜、例えばタングステンシリサイド１１を
200nmスパッタ法により形成し、熱処理を行なう。さら
にこれをパターニングしてビット線の配線とする。以上
が本発明を適用してワード線多結晶シリコン配線５とビ
ット線多結晶シリコン配線１０との間に層間絶縁膜（Ｂ
ＰＳＧ膜）６を形成した例である。
【００２４】上記実施例では、層間絶縁膜６は、十分な
平坦化形状が得られると同時に該膜６の表面近傍のドー
パント濃度をリン及びボロンとも、 1wt％〜 3wt％に抑
えることができた。これにより表面の吸湿は低減し、層
間絶縁膜としての耐圧低下も防止され、上層配線を腐食
することもなくなる。また図示してないが、Ｐ型拡散層
に接触するコンタクトホール付近での多結晶シリコン電
極及びシリコン基板とのコンタクト抵抗の上昇を抑える
ことができた。さらに平坦化のための低温メルト及び表
面層のドーパント熱拡散の両工程を合計した熱処理工程
も、 800℃、35分の低温短時間であるので、前工程でシ
リコン基板１に形成されている不純物拡散層の延びも従
来技術に比べ、大幅に抑えることができた。
平坦化形状が得られると同時に該膜６の表面近傍のドー
パント濃度をリン及びボロンとも、 1wt％〜 3wt％に抑
えることができた。これにより表面の吸湿は低減し、層
間絶縁膜としての耐圧低下も防止され、上層配線を腐食
することもなくなる。また図示してないが、Ｐ型拡散層
に接触するコンタクトホール付近での多結晶シリコン電
極及びシリコン基板とのコンタクト抵抗の上昇を抑える
ことができた。さらに平坦化のための低温メルト及び表
面層のドーパント熱拡散の両工程を合計した熱処理工程
も、 800℃、35分の低温短時間であるので、前工程でシ
リコン基板１に形成されている不純物拡散層の延びも従
来技術に比べ、大幅に抑えることができた。
【００２５】図４において、さらにビット線を構成する
タングステンシリサイド膜１１上に第２の層間絶縁膜と
してＢＰＳＧ膜１２を形成し、これを平坦化した後、コ
ンタクトホールを開孔し、Ａl 配線１３を形成した後、
保護膜として、例えばプラズマＳi Ｎ膜１４を 500nm厚
形成し、ボンディングパット領域を開孔して、ＤＲＡＭ
のウェーハプロセスは終了する。
タングステンシリサイド膜１１上に第２の層間絶縁膜と
してＢＰＳＧ膜１２を形成し、これを平坦化した後、コ
ンタクトホールを開孔し、Ａl 配線１３を形成した後、
保護膜として、例えばプラズマＳi Ｎ膜１４を 500nm厚
形成し、ボンディングパット領域を開孔して、ＤＲＡＭ
のウェーハプロセスは終了する。
【００２６】このとき、ビット線上のＢＰＳＧ膜１２の
形成にも、同様にして本発明を適用できる。例えば前記
工程と同様に、ＬＰ−ＣＶＤ法により［Ｐ］＝ 8wt％、
［Ｂ］＝ 5wt％のＢＰＳＧ膜１２を厚さ1000nm形成す
る。これに 800℃、ウェット雰囲気中で15分の熱処理を
行なう。次に図示してないが多結晶シリコンを厚さ 300
nm堆積し、 800℃、Ｎ2 雰囲気中で15分の熱処理を行な
い、ＢＰＳＧ膜のリン及びボロンを吸い上げ、次にダウ
ンフローエッチングにより、この多結晶シリコンのみを
除去する。
形成にも、同様にして本発明を適用できる。例えば前記
工程と同様に、ＬＰ−ＣＶＤ法により［Ｐ］＝ 8wt％、
［Ｂ］＝ 5wt％のＢＰＳＧ膜１２を厚さ1000nm形成す
る。これに 800℃、ウェット雰囲気中で15分の熱処理を
行なう。次に図示してないが多結晶シリコンを厚さ 300
nm堆積し、 800℃、Ｎ2 雰囲気中で15分の熱処理を行な
い、ＢＰＳＧ膜のリン及びボロンを吸い上げ、次にダウ
ンフローエッチングにより、この多結晶シリコンのみを
除去する。
【００２７】この工程により、前記工程と同様にＢＰＳ
Ｇ膜１２の表面のドーパント濃度を下げることができ、
ＢＰＳＧ膜１２の表面での吸湿性を抑えることができる
ため、この上にＡl 配線１３を形成しても、コロージョ
ンによるＡl 配線１３の信頼性低下等の問題は発生しな
い。また熱処理も 800℃、35分間と、低温、短時間化す
ることができ、基板の不純物拡散層の延びを最小限に抑
えることができた。
Ｇ膜１２の表面のドーパント濃度を下げることができ、
ＢＰＳＧ膜１２の表面での吸湿性を抑えることができる
ため、この上にＡl 配線１３を形成しても、コロージョ
ンによるＡl 配線１３の信頼性低下等の問題は発生しな
い。また熱処理も 800℃、35分間と、低温、短時間化す
ることができ、基板の不純物拡散層の延びを最小限に抑
えることができた。
【００２８】以上、ＤＲＡＭの製造工程を例に本発明の
実施例を説明したが、ＤＲＡＭ以外のＬＳＩデバイスに
対しても、本発明は同様に適用できる。
実施例を説明したが、ＤＲＡＭ以外のＬＳＩデバイスに
対しても、本発明は同様に適用できる。
【００２９】またＢＰＳＧ膜を平坦化する際の熱処理と
して、例えば 800℃、ウェット雰囲気を用いたが、この
数字に限定されない。平坦化の程度、不純物拡散層の延
び等を考慮し、例えば 750℃などのより低温、または 8
50℃などのより高温の温度を用いてもよいし、雰囲気も
ウェットに限らず、Ｎ2 、Ｏ2 、Ａr などの他の雰囲気
を使うこともできる。
して、例えば 800℃、ウェット雰囲気を用いたが、この
数字に限定されない。平坦化の程度、不純物拡散層の延
び等を考慮し、例えば 750℃などのより低温、または 8
50℃などのより高温の温度を用いてもよいし、雰囲気も
ウェットに限らず、Ｎ2 、Ｏ2 、Ａr などの他の雰囲気
を使うこともできる。
【００３０】さらにＢＰＳＧ膜のドーパント濃度につい
ても、上記実施例に限らず、より高濃度なもの或いは若
干低濃度なものを使用することができる。
ても、上記実施例に限らず、より高濃度なもの或いは若
干低濃度なものを使用することができる。
【００３１】また上記実施例では、ＢＰＳＧ膜表面近傍
のリン及びボロンを吸い出す膜として、多結晶シリコン
膜を用いたが、これに限らず、アモルファスシリコン等
の膜を使用することができるし、その形成方法もＣＶＤ
法に限らずスパッタリング法を用いることもできる。
のリン及びボロンを吸い出す膜として、多結晶シリコン
膜を用いたが、これに限らず、アモルファスシリコン等
の膜を使用することができるし、その形成方法もＣＶＤ
法に限らずスパッタリング法を用いることもできる。
【００３２】また上記実施例では、層間絶縁膜としてＢ
ＰＳＧ膜を例に上げたが、ＰＳＧ膜であっても、同等の
作用と効果が得られる。
ＰＳＧ膜を例に上げたが、ＰＳＧ膜であっても、同等の
作用と効果が得られる。
【００３３】
【発明の効果】以上説明したように、本発明の製造方法
では、層間絶縁膜のＰＳＧ膜またはＢＰＳＧ膜中のリ
ン、またはリンボロンの濃度を、成膜、平坦化のための
熱処理時には高くし、これにより低温メルトで十分な平
坦化形状の層間絶縁膜を形成する。次にその上にシリコ
ン薄膜を被着熱処理し、層間絶縁膜表面近傍のリンまた
はボロンを吸い上げた後、該薄膜を剥離することによ
り、層間絶縁膜のドーパント濃度を低減する。これらに
より、本発明の製造方法によれば、十分な平坦化形状を
有し、デバイスに悪影響を与えない安定した膜質の層間
絶縁膜が得られる。したがって本発明を半導体装置、特
にＬＳＩデバイスの製造工程に適用した場合、製造歩留
まりの向上やデバイスの信頼性向上などの顕著な効果を
得ることができた。
では、層間絶縁膜のＰＳＧ膜またはＢＰＳＧ膜中のリ
ン、またはリンボロンの濃度を、成膜、平坦化のための
熱処理時には高くし、これにより低温メルトで十分な平
坦化形状の層間絶縁膜を形成する。次にその上にシリコ
ン薄膜を被着熱処理し、層間絶縁膜表面近傍のリンまた
はボロンを吸い上げた後、該薄膜を剥離することによ
り、層間絶縁膜のドーパント濃度を低減する。これらに
より、本発明の製造方法によれば、十分な平坦化形状を
有し、デバイスに悪影響を与えない安定した膜質の層間
絶縁膜が得られる。したがって本発明を半導体装置、特
にＬＳＩデバイスの製造工程に適用した場合、製造歩留
まりの向上やデバイスの信頼性向上などの顕著な効果を
得ることができた。
【図１】本発明の製造方法の概要を模式的に説明する各
工程の断面図である。
工程の断面図である。
【図２】本発明の製造方法をダイナミックＲＡＭに適用
した場合、該製造工程を説明するための断面図である。
した場合、該製造工程を説明するための断面図である。
【図３】図２に示す工程に続く製造工程を説明する断面
図である。
図である。
【図４】図３に示す工程に続く製造工程を説明する断面
図である。
図である。
１，２１ 半導体基板（シリコン基板） ２ 熱酸化膜 ２ａ 素子分離酸化膜 ２ｂ ゲート酸化膜 ２ｃ キャパシタ用酸化膜 ３ Ｎ型拡散層 ４ Ｐ型拡散層 ５ 多結晶シリコン膜 ６ 第１の層間絶縁膜（ＢＰＳＧ膜） ７ コンタクトホール ８，２４ 多結晶シリコン膜（リン、ボロン吸い上
げ用） ９ 熱酸化膜 １０ 多結晶シリコン膜（ビット線用） １１ タングステンシリサイド膜（ビット線
用） １２ 第２の層間絶縁膜（ＢＰＳＧ膜） １３ Ａl 配線 １４ プラズマＳi Ｎ膜 ２２ 電極配線 ２３ 高濃度ＢＰＳＧ膜
げ用） ９ 熱酸化膜 １０ 多結晶シリコン膜（ビット線用） １１ タングステンシリサイド膜（ビット線
用） １２ 第２の層間絶縁膜（ＢＰＳＧ膜） １３ Ａl 配線 １４ プラズマＳi Ｎ膜 ２２ 電極配線 ２３ 高濃度ＢＰＳＧ膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/312 H01L 21/316
Claims (1)
- 【請求項１】半導体基板上に層間絶縁膜としてリンケイ
酸ガラス膜またはボロンリンケイ酸ガラス膜を形成した
後、該ガラス膜を加熱処理して平坦化する層間絶縁膜形
成工程において、前記平坦化加熱処理の後に、該層間絶
縁膜上にシリコン薄膜を形成する工程と、該層間絶縁膜
をシリコン薄膜と共にエネルギービーム加熱方法を除く
加熱方法によって加熱処理する工程と、該シリコン薄膜
を剥離する工程とを、行なうことを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19927393A JP3220300B2 (ja) | 1993-07-16 | 1993-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19927393A JP3220300B2 (ja) | 1993-07-16 | 1993-07-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0737878A JPH0737878A (ja) | 1995-02-07 |
| JP3220300B2 true JP3220300B2 (ja) | 2001-10-22 |
Family
ID=16405048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19927393A Expired - Fee Related JP3220300B2 (ja) | 1993-07-16 | 1993-07-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3220300B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757782B2 (ja) * | 1994-06-30 | 1998-05-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP5098295B2 (ja) | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP5098294B2 (ja) | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
1993
- 1993-07-16 JP JP19927393A patent/JP3220300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0737878A (ja) | 1995-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7501668B2 (en) | Semiconductor memory devices having contact pads with silicide caps thereon | |
| US6436805B1 (en) | Local interconnect structures and methods for making the same | |
| JP3413876B2 (ja) | 半導体装置 | |
| US20030205811A1 (en) | Method for fabricating semiconductor integrated circuit | |
| KR20010110457A (ko) | 반도체 장치 및 그 제조 방법 | |
| RU97118478A (ru) | Способ изготовления полупроводникового запоминающего устройства, имеющего самовыравненный контакт | |
| JPH0758773B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2757782B2 (ja) | 半導体装置の製造方法 | |
| JPH07307339A (ja) | 平坦化プロセス | |
| JPH0576177B2 (ja) | ||
| US6852579B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| KR100230903B1 (ko) | 스택 커패시터 메모리 셀 어레이들을 구비한 dram 소자 제조 방법 | |
| KR100562650B1 (ko) | 반도체 소자 제조 방법 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| US6544835B2 (en) | Method of forming a ruthenium film by CVD | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3220300B2 (ja) | 半導体装置の製造方法 | |
| JP2820065B2 (ja) | 半導体装置の製造方法 | |
| JP2001024169A (ja) | 半導体装置およびその製造方法 | |
| US6900118B2 (en) | Method for preventing contact defects in interlayer dielectric layer | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| JPH1126712A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造装置 | |
| JP2004228589A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007518274A (ja) | 集積回路技術における低応力の側壁スペーサ | |
| KR100361535B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |